[发明专利]双层栅功率MOS结构实现方法有效
| 申请号： | 200710093844.5 | 申请日： | 2007-05-30 |
| 公开（公告）号： | CN101315895A | 公开（公告）日： | 2008-12-03 |
| 发明（设计）人： | 马清杰;金勤海;缪进征 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28 |
| 代理公司： | 上海浦一知识产权代理有限公司 | 代理人： | 周赤 |
| 地址： | 201206上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种双层栅功率MOS结构实现方法，该方法包括如下步骤：(1)沟槽刻蚀，厚栅氧化层生长；(2)第一层多晶硅的淀积；(3)第一层多晶硅反刻；(4)第一层多晶硅光刻，刻蚀；(5)湿法剥离沟槽侧壁的厚栅氧化层；(6)高密度等离子体氧化膜淀积，后对其进行化学机械研磨；(7)高密度等离子体氧化膜光刻，然后湿法腐蚀没有被光刻胶覆盖的高密度等离子体氧化膜；(8)薄栅氧化层生长；(9)第二层多晶硅淀积；(10)第二层多晶硅反刻；(11)沟道体，源极形成；(12)接触孔、金属层和钝化层形成。采用本发明的方法制备的功率MOS器件避免了在两层多晶硅之间存在较薄氧化层的这种结构，提高了功率MOS器件的工作电压。 | ||
| 搜索关键词： | 双层 功率 mos 结构 实现 方法 | ||
【主权项】：
1、一种双层栅功率MOS结构实现方法，该方法包括如下步骤：(1)沟槽刻蚀，厚栅氧化层生长；(2)第一层多晶硅的淀积；(3)第一层多晶硅反刻；(4)第一层多晶硅光刻，将需接出来的第一层多晶硅用光刻胶覆盖，刻蚀没有被光刻胶覆盖的第一层多晶硅；(5)沟槽侧壁厚栅氧化层湿法剥离；(6)高密度等离子体氧化膜淀积，后化学机械研磨高密度等离子体氧化膜；(7)用高密度等离子体光刻版光刻，然后湿法腐蚀没有被光刻胶覆盖的高密度等离子体氧化膜；(8)牺牲氧化层生长、剥离，薄栅氧化层生长；(9)第二层多晶硅淀积；(10)第二层多晶硅反刻；(11)沟道体，源极形成；(12)接触孔、金属层和钝化层形成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710093844.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
