[发明专利]BiCMOS工艺中寄生垂直PNP及制备方法无效
申请号: | 200710094506.3 | 申请日: | 2007-12-14 |
公开(公告)号: | CN101459130A | 公开(公告)日: | 2009-06-17 |
发明(设计)人: | 徐炯;周正良 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L21/8228 | 分类号: | H01L21/8228;H01L27/082 |
代理公司: | 上海浦一知识产权代理有限公司 | 代理人: | 丁纪铁 |
地址: | 201206上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种BiCMOS工艺中寄生垂直PNP的制备方法,包括以下步骤:1.埋入层离子注入、N型外延生长、有源区形成;2.下沉连接层离子注入;3.CMOS的P阱隔离离子注入;4.CMOS的N阱注入;5.氧化退火处理形成一层薄氧化膜并生长基极多晶硅并注入硼作为P型的发射极;最后,刻蚀掉非垂直PNP区域的基极多晶硅。本发明还公开了一种BiCMOS工艺中寄生垂直PNP,以P阱隔离离子注入为集电极;以CMOS的N阱反击穿离子注入为基极;以注入硼的基极多晶硅作为发射极。本发明通过调整N阱和P阱的离子注入条件而不用增加光罩和其他成本制备寄生的垂直型PNP三极管,提高放大系数以及截止频率等。 | ||
搜索关键词: | bicmos 工艺 寄生 垂直 pnp 制备 方法 | ||
【主权项】:
1. 一种BiCMOS工艺中寄生垂直PNP的制备方法,其特征在于,包括以下步骤:第一步,在P型衬底上进行埋入层离子注入作为埋入层、N型外延生长以及形成有源区;第二步,下沉连接层离子注入,作为垂直PNP的基极引出区;第三步,进行CMOS的P阱隔离离子注入的同时也在垂直PNP区域打开进行注入,并由此形成垂直PNP集电极,该离子注入深度穿透场氧化层以及N型外延层;第四步,CMOS的N阱反击穿离子注入,作为垂直PNP基极;第五步,对晶圆进行氧化退火处理形成一层二氧化硅膜,再生长基极多晶硅,并在垂直PNP区域注入硼作为P型的发射极;最后,通过刻蚀将非垂直PNP区域的基极多晶硅去掉。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710094506.3/,转载请声明来源钻瓜专利网。
- 上一篇:波形整形器
- 下一篇:蚀刻底层抗反射层的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造