[发明专利]半导体装置的制造方法有效
| 申请号： | 200710109002.4 | 申请日： | 2007-06-12 |
| 公开（公告）号： | CN101090067A | 公开（公告）日： | 2007-12-19 |
| 发明（设计）人： | 石桥健夫;米仓和贤;田所昌洋;吉川和范;小野良治 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;H01L21/768;G03F7/00 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 陈昕 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种半导体装置的制造方法，其目的在于，降低被加工膜的加工性状的恶化及图案的皲裂，忠实于设计，且也可以适用于双嵌入式工序等。包括：通过在被加工膜(2)上进行膜的涂敷、加热硬化，形成至少由一个以上的膜构成的加工用掩模层(下层有机膜3及中间层5)，并对加工用掩模层中的至少一个膜进行硬化处理的加工用掩模层形成工序；在加工用掩模层上涂敷曝光用抗蚀膜，进行曝光显影，由此形成抗蚀图(6)，以该抗蚀图(6)为掩模蚀刻加工用掩模层的加工用掩模层蚀刻工序；以加工用掩模层蚀刻工序中形成的加工用掩模层的图案为掩模蚀刻被加工膜(2)的被加工膜蚀刻工序。 | ||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
【主权项】：
1、一种半导体装置的制造方法，其特征在于，包括：通过在被加工膜上进行膜的涂敷、加热硬化，形成由至少一个以上的膜构成的加工用掩模层，并对所述加工用掩模层中的至少一个膜进行硬化处理的加工用掩模层形成工序；在所述加工用掩模层上涂敷所述曝光用抗蚀膜，进行曝光显影，由此形成抗蚀图，以该上述抗蚀图为掩模蚀刻所述加工用掩模层的加工用掩模层蚀刻工序；以所述加工用掩模层蚀刻工序中形成的所述加工用掩模层的图案为掩模蚀刻所述被加工膜的被加工膜蚀刻工序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710109002.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
