[发明专利]基于C2MOS和灵敏放大器结构的低功耗低时钟摆幅D触发器

摘要

本发明公开了属于D触发器设计技术领域的基于C²MOS和灵敏放大器结构的低功耗低时钟摆幅D触发器。第一级是由两个钟控CMOS反相器和一个反相器组成的锁存器，两个钟控CMOS反相器的输出MX相接；第二级是由两个反相器首尾相接构成的灵敏放大器，该触发器采用单一电源供电，适用于通用CMOS工艺；时钟输入驱动采用叠放PMOS晶体管的反相器，其输出驱动触发器的主从级，保证的D触发器的正确性，并使D触发器可以在低时钟摆幅下工作，避免了对时钟部分采用独立电源供电；触发器所有PMOS晶体管的衬底都接电源，所有NMOS晶体管的衬底都接地。本发明具有功耗低、延时小、结构简单。采用差分输入的第二级增强了抗噪声的性能。

主权项

1.一种基于C2MOS和灵敏放大器结构的低功耗低时钟摆幅D触发器，其特征在于，该D触发器包括：1)由堆叠PMOS晶体管、NMOS管组成的反相器，用于对低摆幅时钟信号CK进行反相，该反相器包括：PMOS管(MPV)，该管的源极和衬底接电源VDD，而栅极和漏极接在一起；PMOS管(MP1)，该管的源极和所述(MPV)管的栅极、漏极接在一起，该管的衬底接电源VDD，该管的栅极接时钟信号CK，漏极标记为CKN；PMOS管(MP2)，该管的源极和所述(MPV)管的栅极、漏极接在一起，该管的衬底接电源VDD，该管的栅极接CKN，漏极标记为CKD；PMOS管(MPE)，该管的源极和所述(MPV)管的栅极、漏极接在一起，该管的衬底接电源VDD，该管的栅极接CKD，漏极标记为CKE；NMOS管(MN1)，该管的漏极和所述(MP1)管的漏极连接到节点CKN，该管的栅极接时钟信号CK，该管的源极和衬底都接地；NMOS管(MN2)，该管的漏极和所述(MP2)管的漏极连接到节点CKD，该管的栅极接CKN，该管的源极和衬底都接地；NMOS管(MNE)，该管的漏极和所述(MPE)管的漏极连接到节点CKE，该管的栅极接CKD，该管的源极和衬底都接地；2)包括钟控反相电路和反相电路的触发器主级电路，其中：钟控反相电路包括：PMOS管(MP4)，该管的源极和衬底都接电源VDD，栅极接数据输入信号D；PMOS管(MP3)，该管的源极和所述(MP4)管的漏极相接，该管的栅极接CKD，漏极标记为节点MX，衬底接电源VDD；NMOS管(MN4)，该管的漏极连接到节点MX，该管的栅极接CKE，衬底接地；NMOS管(MN3)，该管的漏极接所述(MN4)管的源极，栅极接数据输入信号D，源极和衬底接地；PMOS管(MP6)，该管的源极和衬底都接电源VDD；PMOS管(MP5)，该管的源极和所述(MP6)管的漏极相接，该管的栅极接CKE，漏极连接到节点MX，衬底接电源VDD；NMOS管(MN6)，该管的漏极连接到节点MX，该管的栅极接CKD，衬底接地；NMOS管(MN5)，该管的漏极接所述(MN6)管的源极，源极和衬底接地；反相电路，由反相器(XI1)构成，该反相器(XI1)的输入为节点MX，输出标记为节点MY，MY与所述(MP6)管、(MN5)管相接；3)触发器从级电路，包括：两个首尾相接的反相器(XI2)和(XI3)，反相器(XI2)的输入标记为SY，输出标记为SX，即反相器(XI3)的输入为SX，输出为SY；NMOS管(MN7)，该(MN7)管的漏极接SY，该管的栅极接节点MX，衬底接地；NMOS管(MN8)，该(MN8)管的漏极接SX，该管的栅极接节点MY，源极与所述(MN7)管的源极相接，衬底接地；NMOS管(MN9)，该(MN9)管的漏极与所述(MN7)管、(MN8)管的源极相接，该管的栅极接时钟信号CK，该管的源极和衬底接地；反相器(XI4)，该反相器的输入是SX，输出是Q信号；反相器(XI5)，该反相器的输入是SY，输出是QN信号。