[发明专利]低功耗低时钟摆幅D触发器

摘要

本发明公开了属于D触发器设计技术领域的一种低功耗低时钟摆幅D触发器。该触发器采用单一电源供电，适用于通用CMOS工艺；第一级是由一个传输门、一个钟控CMOS反相器和一个反相器组成的锁存器，传输门的输出MX与钟控CMOS反相器的输出相接，反相器的输出MY为另一个钟控CMOS反相器的输入；第二级是由两个反相器首尾相接构成的灵敏放大器，MX、MY为灵敏放大器的输入，相接点的反相输出即为D触发器的输出；保证的D触发器的正确性，并使D触发器可以在低时钟摆幅下工作，避免了对时钟部分采用独立电源供电。本发明具有功耗低、延时小、结构简单、晶体管数目少的优点。并且采用差分输入的第二级增强了抗噪声的性能。

主权项

1.一种低功耗低时钟摆幅D触发器，其特征在于，所述低功耗低时钟摆幅D触发器是一种低功耗主从型D触发器，该触发器含有：1)由堆叠PMOS晶体管、NMOS管和反相器XI1组成的反相器，用于对低摆幅时钟信号CK进行反相，该反相器包括：PMOS管(MPV)，该管的源极和衬底接电源VDD，而栅极和漏极接在一起；PMOS管(MP1)，该管的源极和所述(MPV)管的栅极、漏极接在一起，该管的衬底接电源VDD，该管的栅极接时钟输入信号CK，漏极标记为CKN；NMOS管(MN1)，该管的漏极和所述(MP1)管的漏极连接到节点CKN，该管的栅极接时钟输入信号CK，该管的源极和衬底都接地；反相器(XI1)，该反相器(XI1)的输入是CKN，输出标记为CKD；2)触发器主级电路，包括传输门、反相电路和钟控反相电路，其中：传输门，含有PMOS管(MP2)和NMOS管(MN2)，其中所述(MP2)管和(MN2)管源漏相连，源极相连后接数据输入信号D，输出标记为MX；该(MP2)管的栅极接CKD，衬底接电源VDD。该(MN2)管的栅极接CKN，衬底接地；反相电路，由反相器(XI2)构成，该反相器(XI2)的输入为节点MX，输出标记为节点MY；钟控反相电路，包括：PMOS管(MP4)，该管的源极和衬底都接电源VDD，栅极接MY；PMOS管(MP3)，该管的源极和所述(MP4)管的漏极相接，该管的栅极接CKN，漏极连接到节点MX，衬底接电源VDD；NMOS管(MN4)，该管的漏极连接到节点MX，该管的栅极接CKD，衬底接地；NMOS管(MN3)，该管的漏极接所述(MN4)管的源极，源极和衬底接地；3)触发器从级电路，包括：两个首尾相接的反相器(XI3)和(XI4)，反相器(XI3)的输入标记为SY，输出标记为SX，即反相器(XI4)的输入为SX，输出为SY；NMOS管(MN5)，该(MN5)管的漏极接SY，该管的栅极接节点MX，衬底接地；NMOS管(MN6)，该(MN6)管的漏极接SX，该管的栅极接节点MY，源极与所述(MN7)管的源极相接，衬底接地；NMOS管(MN7)，该(MN7)管的漏极与所述(MN5)管、(MN6)管的源极相接，该管的栅极接时钟信号CK，该管的源极和衬底接地；反相器(XI5)，该反相器的输入是SX，输出是Q信号；反相器(XI6)，该反相器的输入是SY，输出是QN信号。