[发明专利]具有调零功能的光纤陀螺模拟量角速度输出电路

摘要

本发明公开了一种具有调零功能的光纤陀螺模拟量角速度输出电路，由FPGA逻辑处理器、基准电压源、以及信号调理电路组成，所述信号调理电路包括有第一串行D/A转换器、第二串行D/A转换器、串行A/D转换器、第一运算放大器、第二运算放大器、第三运算放大器、电压跟随器；所述光纤陀螺模拟量角速度输出电路在运行时有调零阶段和角速度输出阶段；本发明光纤陀螺模拟量角速度输出电路中第一串行D/A转换器的输出电压V_1－1＝V₀×V_1－2/2^N，FPGA逻辑处理器输出调零数据的十进制数值V_2－2＝V_2－1/V₀×2^N。本发明光纤陀螺的角速度以具有极性的电压量形式输出，其极性与陀螺旋转方向对应；在运行状态任意时刻均可以调零，调零时间和次数不受限制。

主权项

1.一种具有调零功能的光纤陀螺模拟量角速度输出电路，其特征在于：由FPGA逻辑处理器、基准电压源、以及信号调理电路组成，所述信号调理电路包括有第一串行D/A转换器、第二串行D/A转换器、串行A/D转换器、第一运算放大器、第二运算放大器、第三运算放大器、电压跟随器；所述光纤陀螺模拟量角速度输出电路在运行时有调零阶段和角速度输出阶段；所述调零阶段：(一)FPGA逻辑处理器向第一串行D/A转换器发送零角速度值、串行时钟信号和片选信号；(二)FPGA逻辑处理器向第二串行D/A转换器发送调零数据、串行时钟信号和片选信号；(三)FPGA逻辑处理器向串行A/D转换器发送控制命令字、串行时钟信号和片选信号；(四)FPGA逻辑处理器接收由串行A/D转换器处理后的调零数字修正量V5；所述调零数字修正量V5在FPGA逻辑处理器片内与向第二串行D/A转换器发送的调零数据做减法处理，最终使修正量V5为零；所述角速度输出阶段：(一)FPGA逻辑处理器不向第二串行D/A转换器发送调零数据、串行时钟信号和片选信号；(二)FPGA逻辑处理器不向串行A/D转换器发送控制命令字、串行时钟信号和片选信号；(三)第二运算放大器保持调零电压V3不变；(四)FPGA逻辑处理器向第一串行D/A转换器发送光纤陀螺旋转的数字量角速度、串行时钟信号和片选信号；(五)所述数字量角速度经第一串行D/A转换器、第一运算放大器处理后输出角速度电压量V2；(六)第三运算放大器对接收的调零电压V3、角速度电压量V2、以及基准电压源提供的偏置电压V1进行比例放大后输出模拟角速度电压值V4；(七)所述模拟角速度电压值V4经串行A/D转换器处理后输出调零数字修正量V5给FPGA逻辑处理器；(八)所述模拟角速度电压值V4经电压跟随器隔离处理后输出给航天器上的惯性测量单元的解算电路。