[发明专利]集成电路、半导体装置及制备方法

摘要

本发明公开了一种半导体装置，其包含一或多个自对准接触，此装置可包含一或多个栅极结构，邻近一第一掺杂区。此装置可包含一覆盖该栅极结构的第一电介质，以及一包含硅并覆盖各该栅极结构的一上表面的一第一层，该第一层通过该第一电介质与各该导电栅极隔离。该第一层具有一开口在该第一掺杂区上，且其中该第一电介质实质向下延伸至该开口的侧边部分。此装置包含一第一导电接触，具有至少一部分延伸进入该开口，该接触于该开口的一底部区电连接该第一掺杂区，该接触通过该第一电介质与邻近该接触的各栅极结构的各导电栅极绝缘。本发明还公开了一种集成电路，以及一种制备方法。

主权项

1.一种方法，包括：提供一衬底，包含一第一掺杂区，该第一掺杂区选自由一掺杂源极区及一掺杂漏极区所组成的族群；提供一第一栅极结构，具有一上表面及一侧表面，该侧表面邻近该第一栅极结构的该上表面并往该第一掺杂区向下延伸；提供一第二栅极结构，具有一上表面及多个侧表面，所述侧表面邻近该第二栅极结构的该上表面并往该第一掺杂区向下延伸；沉积一第一层，覆盖该第一栅极结构的该上表面、该第一栅极结构的该侧表面、该第一掺杂区、该第二栅极结构的该侧表面、以及该第二栅极结构的该上表面，以形成一开口；于该开口处沉积一第二材料，覆盖该第一掺杂区，该第二材料定义一接触蚀刻区；提供一第三材料，覆盖该第一栅极结构及该第二栅极结构的该上表面，惟未覆盖该第一掺杂区；以及自该开口处移除该第二材料。