[发明专利]半导体集成电路器件及其电路插入方法有效
| 申请号： | 200710135952.4 | 申请日： | 2007-03-13 |
| 公开（公告）号： | CN101043212A | 公开（公告）日： | 2007-09-26 |
| 发明（设计）人： | 梶原裕嗣 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H03K19/00 | 分类号： | H03K19/00 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 李峥;杨晓光 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种具有经过了选通时钟设计的电路并且消耗电能小的半导体集成电路器件。其具备：在使能生成部401的输出是OFF时，输出变化的频度是0或者低的第1电路403，以及输出变化的频度高的第2电路404；将第2电路404的输出和使能生成部401的输出作为输入、仅在使能生成部401的输出是ON时使来自第2电路404的输入通过的输入控制部405；将第1电路403的输出和输入控制部405的输出作为输入的组合电路406；将组合电路406的输出作为输入、由时钟控制部402的输出驱动的存储装置407。 | ||
| 搜索关键词： | 半导体 集成电路 器件 及其 电路 插入 方法 | ||
【主权项】：
1.一种半导体集成电路器件，其特征在于，具备：生成时钟信号的时钟生成部(A)；生成ON或者OFF信号的使能生成部(B)；将上述时钟生成部(A)的输出和上述使能生成部(B)的输出作为输入、仅在上述使能生成部(B)的输出是ON时使来自上速时钟生成部(A)的输入通过的时钟控制部(C)；在上述使能生成部(B)的输出是OFF时输出变化的频度是0或者低的第1电路(D)；在上述使能生成部(B)的输出是OFF时输出变化的频度高的第2电路(E)；将上述第2电路(E)的输出和上述使能生成部(B)的输出作为输入、仅在上述使能生成部(B)的输出是ON时使来自上述第2电路(E)的输入通过的输入控制部(F)；将上述第1电路(D)的输出和上述输入控制部(F)的输出作为输入的组合电路(G)；以及将上述组合电路(G)的输出作为输入、由上述时钟控制部(C)的输出驱动的存储装置(H)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710135952.4/，转载请声明来源钻瓜专利网。
- 上一篇：编解码方法
- 下一篇：从桑椹中分离制备花色苷单体的方法
