[发明专利]多芯片堆叠结构及其制法有效
| 申请号： | 200710139023.0 | 申请日： | 2007-07-23 |
| 公开（公告）号： | CN101355040A | 公开（公告）日： | 2009-01-28 |
| 发明（设计）人： | 刘正仁;黄荣彬;张锦煌;黄致明;萧承旭 | 申请（专利权）人： | 矽品精密工业股份有限公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/60;H01L21/56;H01L25/00;H01L25/065;H01L23/488;H01L23/31 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 程伟;王锦阳 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种多芯片堆叠结构及其制法，是提供一具相对第一及第二表面的芯片承载件，以将至少一第一及第二芯片接置于该芯片承载件第一表面，并通过焊线电性连接至该芯片承载件，再将至少一第三芯片间隔一胶膜(film)而堆叠于该第一及第二芯片上，其中该第三芯片是呈阶状方式接置于该第一芯片上，并使该胶膜至少包覆连接至该第二芯片的部分焊线端，接着通过焊线电性连接该第三芯片及芯片承载件，从而可在第三芯片上持续以阶状方式堆叠更多芯片，进而提升电性功能。 | ||
| 搜索关键词： | 芯片 堆叠 结构 及其 制法 | ||
【主权项】：
1.一种多芯片堆叠结构的制法，包括：提供一具相对第一及第二表面的芯片承载件，以将至少一第一芯片及至少一第二芯片接置于该芯片承载件第一表面，并使该第一及第二芯片通过焊线电性连接至该芯片承载件；将至少一第三芯片间隔一胶膜(film)而堆叠于该第一及第二芯片上，其中该第三芯片是呈阶状方式接置于该第一芯片上，并使该胶膜至少包覆连接至该第二芯片的部分焊线端；以及利用焊线电性连接该第三芯片及芯片承载件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于矽品精密工业股份有限公司，未经矽品精密工业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710139023.0/，转载请声明来源钻瓜专利网。
- 上一篇：流密码生成方法
- 下一篇：一种锂离子电池正极材料磷酸亚铁锂的制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
