[发明专利]存储器及其制造方法无效
申请号: | 200710141155.7 | 申请日: | 2007-08-13 |
公开(公告)号: | CN101369581A | 公开(公告)日: | 2009-02-18 |
发明(设计)人: | 王炳尧;赖亮全;刘应励 | 申请(专利权)人: | 力晶半导体股份有限公司 |
主分类号: | H01L27/115 | 分类号: | H01L27/115;H01L29/788;H01L29/423;H01L21/8247;H01L21/336;H01L21/28 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种存储器的制造方法。首先,提供其上已依序形成有穿隧介电层、第一导体层与掩模层的基底。图案化掩模层、第一导体层、穿隧介电层与基底,于基底中形成沟渠。之后,于沟渠表面形成保护层。形成隔离结构,以填满沟渠,隔离结构的蚀刻速率大于保护层的蚀刻速率。然后,移除掩模层,以暴露出第一导体层。于第一导体层上形成第二导体层。之后,移除部分隔离结构,使其表面低于基底的表面,以暴露出第一导体层与第二导体层的侧壁。继之,于暴露出的第一导体层与第二导体层的侧壁形成第三导体层。接着,于基底上形成栅间介电层及控制栅极。 | ||
搜索关键词: | 存储器 及其 制造 方法 | ||
【主权项】:
1.一种存储器的制造方法,包括:提供基底,该基底上已依序形成有穿隧介电层、第一导体层和掩模层;图案化该掩模层、该第一导体层、该穿隧介电层和该基底,而于该基底中形成多个沟渠;于所述多个沟渠的表面形成保护层;形成多个隔离结构,以填满所述多个沟渠,其中所述隔离结构的蚀刻速率大于该保护层的蚀刻速率;移除该掩模层,以暴露出该第一导体层;于该第一导体层上形成第二导体层;移除部分所述隔离结构,使所述隔离结构的表面低于该基底的表面,以暴露出该第一导体层和该第二导体层的侧壁;于暴露出的该第一导体层和该第二导体层的侧壁形成第三导体层;图案化该第三导体层、该第二导体层和该第一导体层,以形成多个浮置栅极;于该基底上形成栅间介电层;以及于该基底上形成控制栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力晶半导体股份有限公司,未经力晶半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710141155.7/,转载请声明来源钻瓜专利网。
- 上一篇:苦刺花软糖及其制备方法
- 下一篇:围巾
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的