[发明专利]具有混合并行/串行总线接口的基站

摘要

一种用于基站的混合并行/串行总线接口，此者具有一数据区块解多路复用装置。该数据区块解多路复用装置具有一输入，此者经配置设定以接收一数据区块，并将该数据区块解多路复用成多个细块。对于各个细块，一并行转串行转换器可将该细块转化成串行数据。一线路可传送各个细块的串行数据。一串行转并行转换器可转换各细块的串行数据以复原该细块。数据区块重建装置可将各复原细块合并成该数据区块。

主权项

1.一种用于同步系统的基站混合串行/并行总线接口，所述同步系统具有关联的时钟，所述总线接口包括：数据区块解多路复用装置，其具有输入，所述输入用于接收数据区块以及将所述数据区块解多路复用成多个细块，各个细块具有多个位；偶数及单组的并行至串行转换器，每一组的并行至串行转换器接收与时钟的时钟速率同步的细块，并用于将所述细块转换成串行数据；第一组i个多路复用器，以于i条线路上，在该时钟的正边缘处将来自偶数组的并行至串行转换器数据进行串行传送，并且于i条线路上，在该时钟的负边缘处将来自奇数组的并行至串行转换器数据进行串行传送；第二组i个解多路复用器，用于接收所述偶数和奇数串行数据，以及将所接收的偶数串行数据发送至偶数缓冲器，并将奇数串行数据发送至奇数缓冲器；偶数及奇数组的串行至平行转换器，所述偶数组的串行至平行转换器将所接收的偶数串行数据转换成偶数并行数据，并按同步于该时钟而输出偶数并行数据；所述奇数组的串行至平行转换器将所接收的奇数串行数据转换成奇数并行数据，并输出与该时钟同步的奇数并行数据；以及数据区块重建装置，用于将所述偶数并行数据和所述奇数并行数据合并成该数据区块。