[发明专利]非易失性半导体存储装置及其制造方法无效

专利信息
申请号: 200710167947.1 申请日: 2007-10-26
公开(公告)号: CN101170114A 公开(公告)日: 2008-04-30
发明(设计)人: 石井元治;榊原清彦 申请(专利权)人: 株式会社瑞萨科技
主分类号: H01L27/115 分类号: H01L27/115;H01L23/522;H01L21/8247;H01L21/768
代理公司: 中国专利代理(香港)有限公司 代理人: 王岳;王忠忠
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明的非易失性半导体存储装置包括具有主表面的半导体衬底(SB)、多个存储晶体管(MT)、多个选择晶体管(ST)。多个存储晶体管(MT)分别具有在主表面上相互层叠而形成的浮动栅极(FG)和控制栅极(CG)。多个选择晶体管(ST)分别具有在主表面上相互层叠而形成的下侧栅极层(G2)和上侧栅极层(G1),并且和多个存储晶体管(MT)的一个一起包含在存储单元(MC)中。下侧栅极层(G2)按照多个选择晶体管(ST)的每一个被分离。上侧栅极层(G1)由多个选择晶体管(ST)共有,并且,电连接到多个选择晶体管(ST)的每一个的下侧栅极层(G2)。由此,可防止选择晶体管ST和存储晶体管MT的短路。
搜索关键词: 非易失性 半导体 存储 装置 及其 制造 方法
【主权项】:
1.一种非易失性半导体存储装置,其特征在于,具有:具有主表面的半导体衬底(SB);多个存储晶体管(MT),分别具有在所述主表面上相互层叠而形成的浮动栅极(FG)和控制栅极(CG);多个选择晶体管(ST),分别具有在所述主表面上相互层叠而形成的下侧栅极层(G2)和上侧栅极层(G1),并且,分别与所述多个存储晶体管(MT)的一个一起包含在存储单元(MC)中,所述下侧栅极层(G2)按照所述多个选择晶体管(ST)中的每一个被隔离,所述上侧栅极层(G1)由所述多个选择晶体管(ST)共有,并且,电连接到所述多个选择晶体管(ST)的每一个的所述下侧栅极层(G2)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710167947.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top