[发明专利]一种并行多处理器虚拟机系统无效
申请号: | 200710168720.9 | 申请日: | 2007-12-10 |
公开(公告)号: | CN101183315A | 公开(公告)日: | 2008-05-21 |
发明(设计)人: | 金海;邵志远;方昆;罗识;陈华才 | 申请(专利权)人: | 华中科技大学 |
主分类号: | G06F9/455 | 分类号: | G06F9/455;G06F9/46 |
代理公司: | 华中科技大学专利中心 | 代理人: | 曹葆青 |
地址: | 430074湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种支持CPU同时执行的并行多处理器虚拟机系统,包括一个虚拟机和运行在虚拟机之上的操作系统。该虚拟机系统能够模拟至少一个虚拟处理器,它包括一个处理器并行模拟模块,一个内存管理模块,一个中断控制模拟模块以及外设模拟模块;操作系统的机器指令通过虚拟机的内存管理模块传递给处理器模拟模块,处理器模拟模块能够模拟多个虚拟处理器用于执行指令翻译模块翻译过来的操作系统指令,并且使之并行执行,同时出本发明提出了并行执行过程中的同步和访问控制算法;中断控制模拟模块负责协调外设模拟模块和处理器模拟模块。本发明特别适合于在一台SMP服务器或多核服务器上虚拟一个完整模拟硬件的并行化执行环境。 | ||
搜索关键词: | 一种 并行 处理器 虚拟机 系统 | ||
【主权项】:
1.一种并行多处理器虚拟机系统,其特征在于:该系统包括虚拟机(1)和虚拟机内操作系统(2);虚拟机内操作系统(2)采用支持对称多处理器的操作系统,在虚拟机(1)上运行;虚拟机(1)为用户提供虚拟平台,它包括处理器并行模拟模块(11)、内存管理模块(12)、中断控制模拟模块(13)和外设模拟模块(14);处理器并行模拟模块(11)用于接收虚拟机内操作系统(2)提交的指令,翻译后予以执行;如果指令涉及内存读写,读写操作信号将传递给内存管理模块(12);如果处理器并行模拟模块(11)要处理中断,则将中断信号发送给中断控制模块(13);内存管理模块(12)负责所有内存的读写操作管理,内存管理模块将接收的外设端口地址传送给外设模拟模块(14),并将内存读写操作的结果反馈给处理器并行模拟模块(11);外设模拟模块(14)负责模拟所有的外设动作和响应端口访问消息,如果要引发中断,则将中断信号发送给中断控制模拟模块(13)处理;中断控制模块(13)负责虚拟机(1)中的中断信号的控制和管理;它一方面接收从外设模拟模块(14)传来的外部中断信号,另一方面和处理器并行模拟模块(11)协同执行中断操作。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华中科技大学,未经华中科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710168720.9/,转载请声明来源钻瓜专利网。
- 上一篇:节能热水器
- 下一篇:一种具有防撞饰条的车门拉手