[发明专利]半导体装置的制造方法无效
申请号: | 200710169728.7 | 申请日: | 2007-11-15 |
公开(公告)号: | CN101188212A | 公开(公告)日: | 2008-05-28 |
发明(设计)人: | 西田征男;林岳;山下朋弘;堀田胜之;永久克己 | 申请(专利权)人: | 株式会社瑞萨科技 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/336;H01L21/28 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 曾祥夌;刘宗杰 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供一种具有FUSI栅极中的硅化物成分一定、且晶体管特性稳定的MOS晶体管的半导体装置,并提供一种在1片晶圆内具有硅化物成分不同的MOS晶体管的半导体装置。用抗蚀剂掩模(RM)覆盖半导体衬底(1)表面,然后用光刻法及干式蚀刻工艺形成使多晶硅栅极(12)的整个上面露出的开口部(OP)。然后,通过开口部(OP)将氮以离子形式注入多晶硅栅极(12)内。此时的注入能量设定成使注入离子不穿透多晶硅栅极(12)。 | ||
搜索关键词: | 半导体 装置 制造 方法 | ||
【主权项】:
1.一种制造具有设于半导体衬底上第1区域的N沟道型NMOS晶体管和设于第2区域的P沟道型PMOS晶体管的半导体装置的方法,包括如下工序:(a)在所述第1区域有选择地层积第1高电介质栅绝缘膜和第1多晶硅栅极,然后在所述第1高电介质栅绝缘膜和所述第1多晶硅栅极的侧面形成第1侧壁绝缘膜,从而形成第1栅极结构,并在所述第2区域有选择地层积第2高电介质栅绝缘膜和第2多晶硅栅极,然后在所述第2高电介质栅绝缘膜和所述第2多晶硅栅极的侧面形成第2侧壁绝缘膜,从而形成第2栅极结构;(b)在所述第1栅极结构的侧面外的所述半导体衬底的表面内形成成对的第1杂质层,并在所述第2栅极结构的侧面外的所述半导体衬底的表面内形成成对的第2杂质层;(c)包括所述第1及第2栅极结构表面在内,用绝缘膜覆盖所述半导体衬底表面,然后除去所述绝缘膜,直至所述第1及第2多晶硅栅极的上面露出;(d)掩盖所述第2多晶硅栅极表面,将选自硼、氮、氧、氟及锗中的一种元素导入所述第1多晶硅栅极;以及(e)与所述第1及第2多晶硅栅极的上面相接地形成硅化物金属膜,将所述整个第1及第2多晶硅栅极完全硅化物化。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710169728.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造