[发明专利]一种制作准双栅MOSFET晶体管的方法有效

专利信息
申请号: 200710176292.4 申请日: 2007-10-24
公开(公告)号: CN101140888A 公开(公告)日: 2008-03-12
发明(设计)人: 张盛东;李定宇;陈文新;韩汝琦 申请(专利权)人: 北京大学
主分类号: H01L21/336 分类号: H01L21/336
代理公司: 北京纪凯知识产权代理有限公司 代理人: 关畅
地址: 100871北京*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种制作准双栅MOSFET晶体管的方法。本发明制作准双栅MOSFET晶体管方法特出的优点是:源漏区内部牺牲区域的重掺杂是由以栅电极为掩模的离子注入而实现的,而源漏区与准体区的隔离层是通过腐蚀此牺牲区域的重掺层并填充以介质而形成的,因此所制成的MOSFET晶体管器件的源漏区与栅电极(包括准栅电极)自然具有自对准的特征;而且,对重掺杂区的腐蚀采用了高选择性的腐蚀液,故腐蚀过程能自动停止于轻掺杂区。这一自对准和自停止工艺使得晶体管制备过程的重复性和均匀性能满足大生产的需要,因而具有广阔的工业应用前景。
搜索关键词: 一种 制作 准双栅 mosfet 晶体管 方法
【主权项】:
1.一种准双栅SOI MOS晶体管的制作方法,包括如下步骤:1)选用SOI硅片为衬底材料,光刻和刻蚀SOI硅片的半导体薄膜,形成有源区,然后在该有源区上生长栅介质层;2)淀积栅电极层和牺牲介质层,光刻和刻蚀形成栅电极图形;3)以栅电极图形为掩膜,对SOI硅片的半导体薄膜的部分区域进行浓度呈反向梯度分布的离子注入掺杂,形成重掺杂区,作为所述准双栅SOI MOS晶体管的源区和漏区的牺牲层;4)在栅电极图形上再次淀积牺牲介质层,回刻后在栅电极图形上形成保护层;以所述保护层为掩膜腐蚀掉所述栅电极图形两侧显露的栅介质层,使所述栅电极图形两侧的SOI硅片的半导体薄膜表面露出;5)腐蚀所述SOI硅片的半导体薄膜表面部分,腐蚀到所述重掺杂区时停止;6)选择腐蚀所述SOI硅片的半导体薄膜内的重掺杂区,当到达轻掺杂区时腐蚀自然停止,形成空洞;7)淀积绝缘介质,填充腐蚀形成的空洞,回刻去除表面的绝缘介质;8)腐蚀掉栅电极图形的保护层后再在栅电极图形生长一薄介质层;9)离子注入掺杂源区、漏区和栅电极,并用倾斜离子注入方法掺杂沟道区;然后,回刻上述薄介质层以形成栅电极侧墙;10)光刻和刻蚀去掉覆盖体接触区的栅电极部分,并进行离子注入掺杂使其下的轻掺杂区转变成重掺杂区;11)进入常规CMOS后道工序,包括硅淀积钝化层、开接触孔以及金属化,其中,一附加的金属电极通过接触孔与体接触区相连,成为准栅电极;这样,制得所述准双栅SOI MOS晶体管。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学,未经北京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710176292.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top