[发明专利]下行同步方法及装置有效
| 申请号： | 200710178666.6 | 申请日： | 2007-12-03 |
| 公开（公告）号： | CN101453261A | 公开（公告）日： | 2009-06-10 |
| 发明（设计）人： | 郭华永 | 申请（专利权）人： | 大唐移动通信设备有限公司;上海大唐移动通信设备有限公司 |
| 主分类号： | H04B7/26 | 分类号： | H04B7/26;H04B7/216 |
| 代理公司： | 北京信远达知识产权代理事务所（普通合伙） | 代理人： | 王学强 |
| 地址： | 100083*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了下行同步方法，包括：将接收到的一帧长度加64chips的数据分段；将每段128chips数据分别与32个本地SYNC_DL做相关，找出每一SYNC_DL在该段数据中的最大相关值及对应位置；将第一段上每一SYNC_DL最大相关值利用该段全部数据进行功率归一化，分别用1个word内存保存该归一化功率值和对应位置；逐次计算其它段上每一SYNC_DL的最大相关值利用对应段全部数据得到的归一化功率值，并将大的替换到前述对应word内存；重复上述达预设个数的子帧长后，根据次数确定同步结果。本发明还公开了其它方法实施例及装置实施例。利用本发明，只需要64个word内存，减少了所需的存储空间。 | ||
| 搜索关键词： | 下行 同步 方法 装置 | ||
【主权项】：
1、一种下行同步方法，其特征在于，包括：步骤A：将接收到的一帧长度加64chips的数据分段，其中每段为128chips，且前一段的后64chips与后一段的前64chips重合；所述加的64chips为接收的一帧数据之后紧随的64chips数据，或接收的一帧数据中从起始位置开始的64chips数据；步骤B：将每段128chips数据分别与32个本地SYNC_DL做相关，找出每一SYNC_DL在该段数据中的最大相关值及对应位置；步骤C：将第一段上每一SYNC_DL最大相关值利用该段全部数据进行功率归一化，分别用1个word内存保存该归一化功率值和对应位置；步骤D：逐次计算其它段上每一SYNC_DL的最大相关值利用对应段全部数据得到的归一化功率值，并将同一帧不同段上同一SYNC_DL码中大的归一化功率值和位置替换到前述对应word内存中；步骤E：重复上述步骤A～D达预设个数的子帧长后，统计所述预设个数个子帧长的数据中每一SYNC_DL在同一位置出现的次数，并确定次数最大的SYNC_DL及其位置为同步结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于大唐移动通信设备有限公司;上海大唐移动通信设备有限公司，未经大唐移动通信设备有限公司;上海大唐移动通信设备有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710178666.6/，转载请声明来源钻瓜专利网。
