[发明专利]双更新率载波跟踪环路有效

专利信息
申请号: 200710178904.3 申请日: 2007-12-07
公开(公告)号: CN101183149A 公开(公告)日: 2008-05-21
发明(设计)人: 姚铮;崔晓伟;陆明泉;冯振明 申请(专利权)人: 清华大学
主分类号: G01S1/02 分类号: G01S1/02;G01S5/02;H03L7/08;H03L7/085;H03L7/093;H03K17/687
代理公司: 暂无信息 代理人: 暂无信息
地址: 100084北京*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 双更新率载波跟踪环属于全球定位技术领域,其特征在于,含有:数据支路相干积分器及与其串接的Costas鉴相器,导频支路相干积分器及与其串接的相干鉴相器,用于把鉴相后的数据信号及导频信号相融合的环路滤波器,以及一个用于组成锁相环的数控振荡器,其中,数据支路相干积分的时间为导频支路的整数倍,在数据支路不起作用时以及在数据支路和导频支路都起作用时采用不同的滤波系数。总更新率取两个支路中相干积分时间小的那个,不仅提高了环路的更新率,加强环路抗动态性能,而且数据支路使用更长时间的相干积分还能减轻平方损失,也相应改善了数据支路的Costas环抗噪声性能和抗动态性能。
搜索关键词: 更新 载波 跟踪 环路
【主权项】:
1.双更新率载波跟踪环路,其特征在于,含有:数据支路第一相干积分器和数据支路第二相干积分器,Costas鉴相器,导频支路第一相干积分器和导频支路第二相干积分器,相干鉴相器,环路滤波器,数控振荡器NCO以及控制部件,其中:数据支路第一相干积分器和数据支路第二相干积分器各自的数据码输入端依次分别经过数据支路第一乘法器和数据支路第二乘法器后,共同与跟踪环的数据支路IF信号输出端相连,由跟踪环向所述两个数据支路相干积分器输入扩频码已剥离的数据支路IF信号;所述两个数据支路相干积分器的数据支路积分清零控制信号输入相连后直接与控制部件的控制信号(1)的输出端相连,控制所述两个数据支路相干积分器的相干积分时间Td;导频支路第一相干积分器和导频支路第二相干积分器,各自的导频码输入端依次分别经过导频支路第一乘法器和导频支路第二乘法器后共同与所述跟踪环的导频支路IF信号输出端相连,由跟踪环向所述两个导频支路相干积分器输入扩频码已剥离的导频支路IF信号,所述两个导频支路相干积分器的积分清零控制信号输入端相连后直接与所述控制部件的控制信号(2)的输出端相连,控制所述两个导频支路相干积分器的相干积分时间Tp;所述两个数据支路相干积分器的相干积分时间Td与两个导频支路相干积分器的相干积分时间Tp存在以下关系:Td=M·Tp,其中M是大于1小于200的整数,Costas鉴相器共有两个数据信号输入端,分别接收所述数据支路第一相干积分器输出的数据码积分值Id、以及数据支路第二相干积分器输出的数据码积分值Qd,Costas鉴相器的输出为dφd=IdQd2Td·C/N0,]]>Costas鉴相器的载波相位跟踪误差方差为其中,BL是环路带宽,单位为Hz,Td、Tp分别是数据支路和导频支路的相干积分时间长度,单位是秒,C/N0是载噪比,即信号功率与噪声的功率谱密度的比值,单位是Hz;相干鉴相器是锁相环PLL使用的鉴相器,共有两个导频信号输入端:分别从所述两个导频支路相干积分器输入经过相干积分后的导频码积分值Ip和Qp;相干鉴相器的输出为:dφp=Ip2Tp·C/N0,]]>相干鉴相器的载波相位跟踪误差方差为:各符号的意义同上;环路滤波器,含有:六个放大器(A11)、(A12)、(A21)、(A22)、(A31)、(A32)增益分别为K11、K12、K21、K22、K31、K32,CMOS电子开关(S1)、(S2)和(S3),两个延迟单元(Z1-1)、(Z2-1),以及三个加法器(D1)、(D2)、(D3),其中:电子开关(S1)、(S2)、(S3)每隔Td时间同步闭合一次,闭合受所述控制器的控制信号(1)控制,闭合持续时间为Tp,开启受控制信号(2)控制;电子开关(S1)、(S2)、(S3)的数据信号输入端分别与放大增益为K21、K11、K31的放大器输出端相连,而电子开关(S1)、(S2)、(S3)的数据信号输出端分别送往加法器(D2)、(D3)、(D1)的第一输入端;放大增益为K12、K22、K32的放大器输出端分别与加法器(D3)、(D2)、(D1)的第二输入端相连,而放大增益为K12、K22、K32的放大器输入端互相连接后直接与所述相干鉴相器的输出端相连;延迟单元(Z1-1)、(Z2-1)的延迟时间为导频支路相干积分时间Tp,其中,延迟单元(Z2-1)的输入端同时与加法器(D1)的输出端和加法器(D2)的第三输入端相连,而延迟单元(Z1-1)的输出端与加法器(D2)的第三输入端相连;延迟单元(Z2-1)的输出端和加法器(D1)的第三输入端相连,而延迟单元(Z1-1)的输入端同时与加法器(D2)的输出端和加法器(D3)的第三输入端相连;CMOS电子开关(S1)、(S2)、(S3)共同受控制信号(1)和控制信号(2)控制,每隔Td秒闭合一次,每次闭合持续Tp秒;当环路滤波器中的放大器的增益采用实时更新方法时,所述环路滤波器中的放大器的增益取值K11、K12、K21、K22、K31、K32由矩阵K决定:矩阵K=K11K21K31K12K22K32,]]>当环路滤波器中的放大器的增益每一次更新时,矩阵K由下式求出:K=PCT(CPCT+R)-1其中:矩阵P=A(Pdelay-PdelayCT(CPdelayCT+R)-1CPdelay)AT+Q,矩阵Pdelay为上一次更新时的矩阵P的值,初始时,矩阵Pdelay=σφ2σf2σa2,]]>其中σφ2是载波相位初始估计值的方差、σf2是频率多普勒初始估计值的方差、σa2是多普勒变化率初始估计值的方差,A=1TpTp2201Tp001,]]>在静态,C/N0>103.5Hz的环境,Q=000.01,]]>矩阵C和矩阵R由下式算出:当控制信号(1)和控制信号(2)同时存在且同时到达时则数据支路的Costas鉴相器有效,则:C=1-(M-2)Tp2(M-1)(M-2)Tp261Tp20,]]>R=12MTp·C/N0(1+12MTp·C/N0)0012Tp·C/N0,]]>当只存在控制信号(2),此时数据支路的Costas鉴相器无效,则:C=0001Tp20,R=00012Tp·C/N0;]]>其中,C/N0=103.5Hz,数控振荡器输入端与所述环路滤波器的输出端相连,该数控振荡器的余弦信号输出端分别与数据支路中的第一乘法器和导频支路中的第二乘法器的第二个输入端相连,而正弦信号输出端分别与数据支路中第二乘法器和导频支路中的第一乘法器的第二输入端相连。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710178904.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top