[发明专利]使存储器高速缓存中数据无效的方法与系统有效
申请号: | 200710186063.0 | 申请日: | 2007-11-13 |
公开(公告)号: | CN101183339A | 公开(公告)日: | 2008-05-21 |
发明(设计)人: | 杰弗里·D·布朗;拉塞尔·D·胡佛;埃里克·O·梅德里克 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | G06F12/08 | 分类号: | G06F12/08;G06T1/60;G06T15/00 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 黄小临 |
地址: | 美国纽*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 根据本发明的实施例,可以把分布的时间基信号耦合于存储器目录,该存储器目录为位于存储器高速缓存中的数据提供地址翻译。存储器目录可以具有指示是否已经由分布的时间基信号存取了存储器项目的属性比特。另外,存储器目录还可以具有指示在由分布的时间基信号存取了存储器项目之后,是否应该把存储器目录项目视为无效的属性比特。如果已经由分布的时间基信号存取了存储器项目,而且在由时间基信号存取了存储器项目之后应该把存储器目录项目视为无效的,则使用存储器目录项目的任何试图的地址翻译可能导致高速缓存丢失。高速缓存丢失可能启动从存储器对有效数据的获取。 | ||
搜索关键词: | 存储器 高速缓存 数据 无效 方法 系统 | ||
【主权项】:
1.一种使存储器高速缓存中的数据无效的方法,该方法包括:创建相应于存储器高速缓存的第一部分的第一存储器目录项目以及相应于存储器高速缓存的第二部分的第二存储器目录项目,其中,存储器目录项目提供针对存储器高速缓存中的数据的、有效地址到实际地址的翻译;在第一存储器目录项目中设置第一比特,以指示当接收到分布的时间基信号时第一存储器目录项目为无效的;生成该分布的时间基信号;响应于该分布的时间基信号,在第一和第二存储器目录项目中设置第二比特;接收对存储器高速缓存的第一部分的存储器地址翻译的请求;以及通过检查第一存储器目录项目中的第一比特和第二比特,确定第一存储器目录项目为无效的。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710186063.0/,转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置