[发明专利]数据处理系统、处理器和进行数据处理的方法

摘要

本发明公开了一种数据处理系统、处理器和进行数据处理的方法。该处理器包括执行单元和指令排序逻辑。指令排序逻辑包括具有分支目标缓冲器的分支目标地址高速缓存，分支目标缓冲器包含多个条目，每个条目将分支指令地址的至少一部分与预测的分支目标地址相关联。分支目标地址高速缓存使用分支指令地址访问分支目标缓冲器，以获取预测的分支目标地址作为取指令地址使用。分支目标地址高速缓存也包括缓冲一个或多个候选分支目标地址预测的过滤缓冲器。过滤缓冲器将各个表明预测准确性的置信度指示与每个候选分支目标地址预测相关联。分支目标地址高速缓存根据候选分支目标地址预测各自的置信度指示将其从过滤缓冲器推进到分支目标缓冲器。

主权项

1.一种处理器，包括：至少一个执行指令的执行单元；以及连接到所述至少一个执行单元的指令排序逻辑，其从存储器系统取指令以供所述至少一个执行单元执行，所述指令排序逻辑包括输出预测的分支目标地址以作为取指令地址使用的分支目标地址高速缓存，所述分支目标地址高速缓存包括：包含多个条目的分支目标缓冲器，每个所述条目将分支指令地址的至少一部分与预测的分支目标地址相关联，其中所述分支目标地址高速缓存使用所述分支指令地址的至少一部分访问所述分支目标缓冲器，以获取预测的分支目标地址作为取指令地址使用；以及连接到所述分支目标缓冲器的过滤缓冲器，其缓冲一个或多个候选分支目标地址预测，用于可能包括到所述分支目标缓冲器中，所述过滤缓冲器将各个表明预测准确性的置信度指示与每个所述候选分支目标地址预测相关联，其中所述分支目标地址高速缓存根据候选分支目标地址预测各自的置信度指示将所述候选分支目标地址预测从所述过滤缓冲器推进到所述分支目标缓冲器。