[实用新型]伪卫星基带信号生成器无效
申请号: | 200720076280.X | 申请日: | 2007-11-16 |
公开(公告)号: | CN201118603Y | 公开(公告)日: | 2008-09-17 |
发明(设计)人: | 战兴群;翟传润;宋嫡儿;李实;胡华;张婧;刘峻宁;孟祥夫 | 申请(专利权)人: | 上海伽利略导航有限公司 |
主分类号: | H04B17/00 | 分类号: | H04B17/00;G09B9/00 |
代理公司: | 北京英特普罗知识产权代理有限公司 | 代理人: | 童素珠 |
地址: | 200233上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种涉及电子技术领域的信号发送设备,尤旨一种利用现代科技手段,用于产生和控制类似于GPS卫星信号格式的伪卫星信号的中频信号,用于卫星信号模拟和实现伪卫星定位等应用的伪卫星基带信号生成器。该装置包括:现场可编程门阵列FPGA和中频信号模块,集成四路独立的伪卫星信号通道,整个系统核心集成在一块现场可编程门阵列FPGA芯片中,软核和四路伪卫星外设一起组合为基带信号生成器;主要解决如何将整个系统核心集成在一块现场可编程门阵列FPGA芯片中等有关技术问题。本实用新型的积极效果是:该装置输出信号的格式、内容和GPS信号一致,提高了可靠性和可控性,具有低成本、较高精度、控制灵活、使用方便等优点。 | ||
搜索关键词: | 卫星 基带 信号 生成器 | ||
【主权项】:
1、一种伪卫星基带信号生成器,该装置有可编程门阵列、总线、接口、天线、逻辑电路、反相器、寄存器、存储器、时钟管理器、延时控制器、数字频率合成器、中断记录器及D/A转换器,其特征在于:该装置至少包括:现场可编程门阵列FPGA(1)、串行接口(2)、边界扫描接口(3)、存储器芯片(4)、75M晶振时钟输入(5)、20.46M高稳时钟输入(6)、数模转换(7)和中频信号(8)模块,并集成四路独立的伪卫星信号通道,逻辑功能的数字电路和嵌入式软核组成一个嵌入式片上系统,整个系统核心集成在一块现场可编程门阵列FPGA(1)芯片中,软核和四路伪卫星外设一起组合为一基带信号生成器;其中:一现场可编程门阵列FPGA(1)模块的输入端分别与75M晶振时钟输入(5)和20.46M高稳时钟输入(6)模块的输出端相连接,现场可编程门阵列FPGA(1)模块的输出端分别与数模转换(7)模块中的数模转换A(71)、数模转换B(72)、数模转换C(73)和数模转换D(74)的输入端相互并行连接;数模转换A(71)、数模转换B(72)、数模转换C(73)和数模转换D(74)的输出端分别与中频信号(8)模块中的中频信号A(81)、中频信号B(82)、中频信号C(83)中频信号D(84)的输入端相互并行连接;一串行接口(2)通过芯片的接收、发送端口与现场可编程门阵列FPGA(1)模块的对应端口相连接;一边界扫描接口(3)通过接口与现场可编程门阵列FPGA(1)模块的相应端口相连接;一存储器芯片(4)的输入输出端通过总线分别与现场可编程门阵列FPGA(1)模块的输出输入端相互连接;一现场可编程门阵列FPGA(1)模块主要由microblaze嵌入式处理器软核(11)、伪卫星核心逻辑电路(30)、数字时钟管理器A(15)、数字时钟管理器B(16)、中断控制器(17)、串口控制模块(18)和内存控制器(20)组成,该现场可编程门阵列FPGA(1)内部资源的数字时钟管理器DCM的时钟信号直接传递到microblaze嵌入式处理器软核(11)模块的相应端口;伪卫星核心逻辑电路(30)的逻辑信号分别传递到microblaze嵌入式处理器软核(11)模块的各相应端口;一数字时钟管理器A(15)的输出信号传递到microblaze嵌入式处理器软核(11)的输入端,75M晶振时钟输入(5)信号传递到数字时钟管理器A(15)的输入端;一数字时钟管理器B(16)的输出信号传递到伪卫星核心逻辑电路(30)中的时钟及伪卫星管理模块(14)的输入端,20.46M高稳时钟输入(6)信号传递到数字时钟管理器B(16)的输入端;一中断控制器(17)输出的中断信号传递到microblaze嵌入式处理器软核(11)的输入端,串口控制模块(18)的输出中断信号0传递到中断控制器(17)的输入端,伪卫星核心逻辑电路(30)中的时钟及伪卫星管理模块(14)的输出中断信号1传递到中断控制器(17)的输入端;一串口控制模块(18)的输入输出端与串行接口(2)模块的相应端口相连接,接收来自上位机的控制命令,接收到命令后会发出中断信号0,串口控制模块(18)的输出端传递发送信号,串口控制模块(18)的输出输入端通过片上外设总线(12)分别与microblaze嵌入式处理器软核(11)模块的相应端口相连接;一内存控制器(20)的输入输出端通过本地存储器总线(19)与microblaze嵌入式处理器软核(11)的相应端口相连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海伽利略导航有限公司,未经上海伽利略导航有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200720076280.X/,转载请声明来源钻瓜专利网。
- 上一篇:航空地面电源车输出电缆无极收放装置
- 下一篇:一种太阳能电池