[实用新型]雷达信号处理中实现乒乓操作的ASIC模块

摘要

一种雷达信号处理中实现乒乓操作的ASIC模块，把两个数据处理模块集成于一个集成模块内，集成模块外围设有两个缓冲SRAM，两个数据处理模块分别与两个SRAM通过总线连接。本实用新型使用两个SRAM同时提供缓存，一个供读写，一个供存储，使两个数据处理模块可以同时工作，节省了传递数据的等待时间，根据具体情况，也可以同时只工作一个SRAM，因此，系统的并行操作和独立操作都得到实现，由于两个数据处理模块集成于同一模块内，系统的集成度和处理效率都得到大大提高。本实用新型主要应用于雷达信号处理中。

主权项

1.一种雷达信号处理中实现乒乓操作的ASIC模块，包括集成模块(1)，在集成模块(1)内设有第一数据处理模块(2)和第二数据处理模块(3)，其特征在于，集成模块(1)外围设有第一SRAM(4)和第二SRAM(5)，第一数据处理模块(2)和第二数据处理模块(3)分别与第一SRAM(4)和第二SRAM(5)通过总线连接。