[实用新型]半导体封装体堆叠结构无效
申请号: | 200720139627.0 | 申请日: | 2007-03-16 |
公开(公告)号: | CN201017880Y | 公开(公告)日: | 2008-02-06 |
发明(设计)人: | 卓恩民 | 申请(专利权)人: | 卓恩民 |
主分类号: | H01L25/00 | 分类号: | H01L25/00;H01L23/488 |
代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 谢丽娜;陈肖梅 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种半导体封装体堆叠结构,其利用如连接器的插接件相互堆叠以电性连接各封装体。插接件上的凸部搭配位置相对应的凹部以堆叠各封装体可有效降低堆叠高度;另外,利用可堆叠插接件取代传统的焊接方式,不仅封装体易插易拔,封装体载板翘曲的问题亦可同时改善以提高产品信赖度。 | ||
搜索关键词: | 半导体 封装 堆叠 结构 | ||
【主权项】:
1.一种半导体封装体堆叠结构,其特征是,包含:一第一封装体,具有一载板,其中复数个导电端子设置于该载板的上表面与下表面;至少一第一插接件,挟持于该载板上并与这些导电端子电性连接,其中该第一插接件具有一凹部;一第二封装体,具有一载板,其中复数个导电端子设置于该载板的上表面与下表面;以及至少一第二插接件,挟持于该第二封装体的该载板上并与这些导电端子电性连接,其中该第二插接件具有一凸部且该凸部插设于该第一插接件的该凹部上以电性连接该第一封装体与该第二封装体。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于卓恩民,未经卓恩民许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200720139627.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类