[实用新型]一种控制信号一次全转换的计算机组成原理实验装置

摘要

本实用新型涉及一种控制信号一次全转换的计算机组成原理实验装置，属计算机教学实验仪器技术领域。该装置包括用于算数逻辑部件，累加器，第一、第二和第三寄存器，三态门，数据开关，存储器，转换开关，第一和第二二选一选择器，程序计数器，地址计数器，指令寄存器，操作数译码器，时序发生器，微程序控制器，组合逻辑控制器。本实用新型装置的优点是，即满足微程序控制器类的计算机组成原理实验，又满足组合逻辑控制器类的计算机组成原理实验，实验者通过拨动一个双位开关就能实现微程序控制器和组合逻辑控制器的转换。

主权项

1.一种控制信号一次全转换的计算机组成原理实验装置，其特征在于该实验装置包括算数逻辑部件，累加器，第一、第二和第三寄存器，三态门，数据开关，存储器，第一和第二二选一选择器，程序计数器，地址计数器，指令总线，时序发生器，转换开关，微程序控制器，组合逻辑控制器，操作数译码器，第一、第二和第三数据总线，第一、第二和第三地址总线，第一、第二和第三控制信号总线，节拍信号总线，标志总线、开关信号线和复位信号线；其中(1)时序发生器，用于根据控制信号产生本计算机组成原理实验装置所需的节拍信号和复位信号，送往本实验装置的其他部分，控制各种操作的时间；(2)微程序控制器，用于根据指令操作码、标志信号和节拍信号产生本计算机组成原理实验装置所需的全部控制信号；(3)组合逻辑控制器，用于根据指令操作码、标志信号和节拍信号产生本计算机组成原理实验装置所需的全部控制信号；(4)转换开关，用于产生转换信号，它是一个双位开关，用手拨动这个双位开关，产生转换信号的两种不同值，送往第一二选一选择器，通知第一二选一选择器进行两组控制信号之间的转换；(5)第一二选一选择器，用于根据转换信号在将微程序控制器产生的控制信号和组合逻辑控制器产生的控制信号之间进行转换，产生第一控制信号总线中的控制信号，送往本实验装置的其他部分，控制其他部分的操作，完成程序的加载、程序的读取和执行过程；(6)操作数译码器，用于对指令操作数译码产生操作数选择信号；(7)数据开关，用于产生的指令、指令地址，由一组双位开关组成，用手拨动各个双位开关，能够产生不同的指令、指令地址，通过开关总总线、三态门和第一数据总线送往存储器供程序加载使用；(8)三态门，用于将开关总线中的指令和指令地址送第一数据总线；(9)累加器，用于存放从第一数据总线上得到的数据，将存放的数据作为算数运算和逻辑运算的目的操作数送第二数据总线；(10)第一寄存器，用于通用寄存器，存放从第一数据总线上得到的数据，将存放的数据作为算数运算和逻辑运算的源操作数送第三数据总线；(11)第二寄存器，用于通用寄存器，存放从第一数据总线上得到的数据，将存放的数据作为算数运算和逻辑运算的源操作数送第三数据总线；(12)第三寄存器，用于通用寄存器，存放从第一数据总线上得到的数据，将存放的数据作为算数运算和逻辑运算的源操作数送第三数据总线；(13)算数逻辑部件，用于对存放在累加器中的目的操作数和存放在第一、第二、第三寄存器中的源操作数进行算数运算和逻辑运算，运算后产生数据结果和标志位结果；(14)程序计数器，用于产生程序地址；(15)地址计数器，用于产生数据地址或者指令地址；(16)第二二选一选择器，用于在第二地址总线中的程序地址和第三地址总线上的数据地址(或者指令地址)之间选择其中一个作为存储器地址送第一地址总线；(17)存储器，用于存储程序和数据；(18)指令寄存器，用于存放从存储器中读出的指令；上述时序发生器通过节拍信号总线和算数逻辑部件、累加器、第一寄存器、第二寄存器、第三寄存器、微程序控制器、组合逻辑控制器、存储器、程序计数器、地址计数器、指令寄存器相连，通过复位信号线和组合逻辑控制器、微程序控制器、程序计数器、地址计数器相连，通过第一控制总线和第一二选一选择器相连；第一二选一选择器通过第一控制总线分别和算数逻辑部件、累加器、第一寄存器、第二寄存器、第三寄存器、三态门、存储器、第二二选一选择器、程序计数器、地址计数器、指令寄存器相连，通过开关信号线和转换开关相连，通过第二控制总线和微程序控制器相连，通过第三控制总线和组合逻辑控制器相连；微程序控制器通过指令总线和指令寄存器相连，通过标志总线和算数逻辑部件相连；组合逻辑控制器通过指令总线和指令寄存器相连，通过标志总线和算数逻辑部件相连；操作数译码器通过指令总线和指令寄存器相连，通过操作数选择总线和累加器、第一寄存器、第二寄存器、第三寄存器相连；算数逻辑部件通过第二数据总线和累加器相连，通过第三数据总线和第一、第二、第三寄存器相连；存储器通过第一地址总线和第二二选一选择器相连；第二二选一选择器通过第二地址总线和程序计数器相连；通过第三地址总线和地址计数器相连。