[发明专利]集成源/漏应激体和层间电介质层应激体的半导体工艺

摘要

一种半导体制造工艺，包括：在晶体管区的任一侧上形成隔离结构(106)；形成栅结构(110)覆盖在所述晶体管区上面，去除源/漏区(107)以形成源/漏凹陷(120)；去除所述隔离结构的一些部分以形成凹陷的隔离结构(126)；以及用源/漏应激物，诸如外延地形成的半导体，填充所述源/漏凹陷。源/漏凹陷的下表面优选地比凹陷的隔离结构的上表面深约10到30nm。填充所述源/漏凹陷可以在形成所述凹陷的隔离结构之前或之后。随后在所述晶体管区上方淀积ILD应激物(140)，因此，ILD应激物与所述源/漏结构的侧壁相邻，从而将ILD应激物连接到源/漏应激物。ILD应激物优选地为压缩或拉伸的氮化硅，且所述源/漏结构优选为硅锗或硅碳。

主权项

1. 一种半导体制造工艺，包括：形成第一和第二隔离结构，该第一和第二隔离结构横向设置在半导体层的晶体管区的任一侧上；形成覆盖在一部分所述晶体管区上面的栅结构，其中，所述栅结构包括覆盖在栅电介质层上面的导电性栅电极，所述栅电介质层覆盖在所述半导体层上面，并且进一步地，其中，所述栅电极的侧壁限定沟道区与源/漏区的边界，所述沟道区位于所述栅结构下面，所述源/漏区在所述沟道区与所述第一和第二隔离结构之间延伸的所述沟道区的任一侧上；去除所述源/漏区中部分的所述半导体层，以形成源/漏凹陷；去除所述第一和第二隔离结构的上部，以形成第一和第二凹陷的隔离结构；以及利用源/漏应激物填充所述源/漏凹陷。