[发明专利]运算放大器

摘要

本发明涉及运算放大器及其应用，该运算放大器具有一个输入差分放大器(A1，A2，A3，A4)，它与第一输入端(In₁₁，In₁₂，In₁₃，In₁₄)及与第二输入端(In₂₁，In₂₂，In₂₃，In₂₄)相连接，-具有一个差动输出级(D1，D2，D3，D4)，它与输入差分放大器(A1，A2，A3，A4)连接及与第一输出端(O₂₁，O₂₂，O₂₃，O₂₄)及第二输出端(O₁₁，O₁₂，O₁₃，O₁₄)连接；其中，差动输出级(D1，D2，D3，D4)具有包括两个第一晶体管([M_P211，M_N211]，[M_P221，M_N221]，[Q_P231，Q_N231]，[Q_P241，Q_N241])的第一支路，它们的漏极或集电极相互连接及与第一输出端(O₂₁，O₂₂，O₂₃，O₂₄)相连接；差动输出级(D1，D2，D3，D4)具有包括两个第二晶体管([M_P212，M_N212]，[M_P222，M_N222]，[Q_P232，Q_N232]，[Q_P242，Q_N242])的第二支路，它们的漏极或集电极相互连接及与第二输出端(O₁₁，O₁₂，O₁₃，O₁₄)相连接；第一支路中的两个第一晶体管([M_P211，M_N211]，[M_P221，M_N221]，[Q_P231，Q_N231]，[Q_P241，Q_N241])的第一栅极或第一基极相互连接及与输入差分放大器(A1，A2，A3，A4)的第一输出端(O_D11，O_D12，O_D13，O_D24)相连接；第二支路中的两个第二晶体管([M_P212，M_N212]，[M_P222，M_N222]，[Q_P232，Q_N232]，[Q_P242，Q_N242])的第二栅极或第二基极相互连接及与输入差分放大器(A1，A2，A3，A4)的第二输出端(O_D21，O_D22，O_D23，O_D14)相连接；差动输出级(D1，D2，D3，D4)具有一个恒流源(CS₂₁，CS₂₂，CS₂₃，CS₂₄)，它与每个支路连接以供给通过支路的电流(I₂₁，I₂₂，I₂₃，I₂₄)。

主权项

1. 运算放大器，-具有一个第一输入端(In11，In12，In13，In14)，-具有一个第二输入端(In21，In22，In23，In24)，-具有一个输入差分放大器(A1，A2，A3，A4)，它与第一输入端(In11，In12，In13，In14)及与第二输入端(In21，In22，In23，In24)相连接，-具有一个第一输出端(O21，O22，O23，O24)，-具有一个第二输出端(O11，O12，O13，O14)，及-具有一个差动输出级(D1，D2，D3，D4)，它与输入差分放大器(A1，A2，A3，A4)连接及与第一输出端(O21，O22，O23，O24)和第二输出端(O11，O12，O13，O14)连接，其中-差动输出级(D1，D2，D3，D4)具有包括两个第一晶体管([MP211，MN211]，[MP221，MN221]，[QP231，QN231]，[QP241，QN241])的第一支路，这两个第一晶体管的漏极或集电极相互连接及与第一输出端(O21，O22，O23，O24)相连接，-差动输出级(D1，D2，D3，D4)具有包括两个第二晶体管([MP212，MN212]，[MP222，MN222]，[QP232，QN232]，[QP242，QN242])的第二支路，这两个第二晶体管的漏极或集电极相互连接及与第二输出端(O11，O12，O13，O14)相连接，-第一支路中的两个第一晶体管([MP211，MN211]，[MP221，MN221]，[QP231，QN231]，[QP241，QN241])的第一栅极或第一基极相互连接及与输入差分放大器(A1，A2，A3，A4)的第一输出端(OD11，OD12，OD13，OD24)相连接，-第二支路中的两个第二晶体管([MP212，MN212]，[MP222，MN222]，[QP232，QN232]，[QP242，QN242])的第二栅极或第二基极相互连接及与输入差分放大器(A1，A2，A3，A4)的第二输出端(OD21，OD22，OD23，OD14)相连接，-差动输出级(D1，D2，D3，D4)具有一个恒流源(CS21，CS22，CS23，CS24)，它与每个支路连接以供给通过支路的电流(I21，I22，I23，I24)。