[发明专利]在沟槽蚀刻期间保护图案化特征的导电硬掩模

摘要

本发明提供一种用于使用导电硬掩模形成图案化特征的方法，其中所述导电硬掩模在随后的沟槽蚀刻期间保护所述特征，所述沟槽蚀刻用以形成从上方提供到所述特征的电连接的镶嵌导体。所述硬掩模的厚度提供一余量以在所述沟槽蚀刻期间避免可能损害装置性能的过蚀刻。所述方法有利地用于形成单块三维存储器阵列。

主权项

1.一种用于形成半导体装置的方法，所述方法包含：沉积半导体材料层；在所述半导体材料上沉积第一导电层或层叠；在单个光刻步骤中将所述第一导电层或层叠及所述半导体材料图案化并蚀刻为第一柱；在所述第一柱上沉积电介质层；及在所述电介质层中蚀刻沟槽，其中所述第一导电层或层叠的一部分暴露于所述沟槽中，其中所述半导体材料未暴露于所述沟槽中，其中所述柱不包括电阻率切换二元金属氧化物或氮化物。