[发明专利]并行剩余运算器和并行剩余运算方法

摘要

公开了能够减小处理延迟，无需追加乘法电路和剩余电路而能够减小电路规模的并行剩余运算器。在该装置中，并行CRC计算电路(100)包括：输入端子(101)至(104)，输入数据被分割成多个子块后并行输入多个子块；初始值生成单元(110)，生成与各个子块的开始点对应的部分CRC作为初始值；部分CRC生成单元(111)至(114)，接收与各个子块的开头对应的部分CRC作为初始值，并基于规定的递推公式依序生成剩余的部分CRC；AND单元(121)至(124)，计算部分CRC的值的逻辑“与”；以及累积加法单元(130)，将从AND单元(121)至(124)输出的值累积相加。

主权项

1. 并行剩余运算器，输入数据被分割成多个子块后并行输入到该并行剩余运算器中，该并行剩余运算器包括：初始值生成单元，生成与所述各个子块的开始点对应的部分剩余作为初始值；部分剩余生成单元，从所述初始值生成单元接收与各个子块的开头对应的部分剩余作为初始值，并基于规定的递推公式依序生成其余的部分剩余；逻辑单元，进行所述输入数据与从所述部分剩余生成单元输出的部分剩余的值的逻辑运算；以及累积加法单元，将从所述逻辑单元输出的值累积相加。