[发明专利]用于半导体电路小片的三维封装的可堆叠封装无效
| 申请号： | 200780032009.9 | 申请日： | 2007-08-03 |
| 公开（公告）号： | CN101512762A | 公开（公告）日： | 2009-08-19 |
| 发明（设计）人： | 肯·M·兰姆 | 申请（专利权）人： | 爱特梅尔公司 |
| 主分类号： | H01L23/48 | 分类号： | H01L23/48 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 | 代理人： | 孟 锐 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于封装半导体装置的设备和方法。所述设备包含无引线三维可堆叠半导体封装(300)的衬底条带组件(201A-201E)，其在例如四个外围边缘上具有安装接触件。所述衬底条带可经制造以用于安装单个电组件(例如，集成电路电路小片209)或可以X-Y矩阵模式布置多个衬底条带，所述多个衬底条带稍后可单体化(215)为单个封装条带以用于无引线封装。三维封装(350)是通过侧壁(203)的最上部分上的结合区域(301)实现的。所述条带的所述侧壁足够高以封闭覆盖稍后安装的集成电路电路小片和相关联结合导线(211)的囊封剂(213)。 | ||
| 搜索关键词： | 用于 半导体 电路 小片 三维 封装 堆叠 | ||
【主权项】：
1. 一种无引线三维可堆叠半导体封装的衬底条带组件，所述衬底条带包括：一个或一个以上区域，上面用以安装集成电路电路小片，所述一个或一个以上区域中的每一者具有：无引线外部部分，所述无引线外部部分包含多个区段，所述区段彼此电隔离且具有扁平导线结合区域以及基本上垂直于所述扁平导线结合区域的侧壁区域，所述侧壁区域以同心方式定位于所述外部部分的最外周边上；以及内部部分，其以同心方式定位于所述外部部分内且与所述外部部分电隔离，所述内部部分比所述外部部分的所述侧壁区域薄，且经配置以充当用于所述集成电路电路小片的附接区域，所述内部部分与所述集成电路电路小片的组合厚度小于所述侧壁区域的高度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱特梅尔公司，未经爱特梅尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780032009.9/，转载请声明来源钻瓜专利网。
