[发明专利]用于在可重构器件中安装电路设计的方法以及系统有效
申请号: | 200780032438.6 | 申请日: | 2007-08-31 |
公开(公告)号: | CN101512529A | 公开(公告)日: | 2009-08-19 |
发明(设计)人: | 塞迪士·巴奇纳;柏拉卡斯·斯里达尔·穆尔蒂;瓦纳麻麻莱·卡南;维内·奇丹巴拉·海琪;木村宽之 | 申请(专利权)人: | IP菲力股份有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50;H01L21/82 |
代理公司: | 北京林达刘知识产权代理事务所 | 代理人: | 刘新宇;陈立航 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供一种生成用于在段化的可重构器件中安装电路设计的配置数据的系统。配置配线支持系统(30)包括:数据库(31),其用于保存硬件信息(89),该硬件信息(89)包括各段所包括的PEs的数据和第一电平以及第二电平的路由矩阵的数据;以及映射装置(33),其将电路设计映射到PEs。该映射装置(33)通过根据硬件信息(89)执行使成本函数最小化的重复算法来将电路设计映射到PEs。成本函数包括使连接段间的第二电平的路由矩阵(22)的使用为最小的项目。 | ||
搜索关键词: | 用于 可重构 器件 安装 电路设计 方法 以及 系统 | ||
【主权项】:
1. 一种系统,生成用于重构可重构器件的配置数据,上述器件具有多个处理元件和用于连接这些多个处理元件的路由矩阵,通过变更上述多个处理元件的各处理元件的功能和/或变更上述路由矩阵的至少一部分的连接来进行重构,其中,上述多个处理元件被划分为多个组,包括在各组中的多个处理元件在第一延迟的范围内通过包括在上述路由矩阵中的第一电平的路由矩阵进行连接,包括在不同组中的多个处理元件通过包括在上述路由矩阵中的第二电平的路由矩阵来以与上述第一延迟不同的延迟进行连接,该系统具有:数据库,其用于保存硬件信息,该硬件信息包括上述各组所包括的上述多个处理元件的定义数据和上述路由矩阵的定义数据;以及映射装置,其将根据上述配置数据而安装到上述器件中的电路设计映射到上述多个处理元件中,上述映射装置通过根据上述硬件信息执行使成本函数最小化的重复算法来将上述电路设计映射到上述多个处理元件中,上述成本函数包括使上述第二电平的路由矩阵的使用为最小的项目。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于IP菲力股份有限公司,未经IP菲力股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200780032438.6/,转载请声明来源钻瓜专利网。