[发明专利]具有多个存储体的数据处理无效
| 申请号： | 200780035874.9 | 申请日： | 2007-09-21 |
| 公开（公告）号： | CN101558649A | 公开（公告）日： | 2009-10-14 |
| 发明（设计）人： | C·A·艾巴平托;R·塞图拉曼 | 申请（专利权）人： | 皇家飞利浦电子股份有限公司 |
| 主分类号： | H04N7/26 | 分类号： | H04N7/26;G06T1/60 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 李 舒;谭祐祥 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 数据处理电路包括指令执行电路(14)和多个存储体。指令执行电路(14)能够并行处理数据值块(例如，对于二维像素块的像素值)。数据值被存储(优选地超高速缓存)在存储体中且被并行地提供。多个转换电路(22)被耦合在指令执行电路的块寻址输出和存储体的地址输入之间。转换电路提供并行地从不同的存储体寻址一个以上的块的可能性。数据被路由电路从选择的存储体路由到执行电路。在一个实施例中，每个转换电路能够寻址存储体中的所有的存储器。在另一个实施例中，转换电路支持把像素图像的数据分布在存储体上的多种方式，例如对在小的块中被访问的数据仅仅使用几个存储体，而对于以较高的平行性被访问的数据使用更多的存储体。 | ||
| 搜索关键词： | 具有 存储 数据处理 | ||
【主权项】：
1.一种数据处理电路，包括：指令执行电路(14)，其具有块数据端口，和块寻址输出，用于为该块数据端口中至少一个块数据端口的各自组的每个，输出由所执行的指令规定的平面的和在所述平面中位置块的选择的指示；多个存储体(26)，具有地址输入和并行存储器访问端口；多个转换电路(22)，被耦合在块寻址输出和地址输入之间，每个转换电路用来把平面和位置块的选择的指示之一转换成存储体(26)的选择和在所选择的存储体(26)中的地址；以及路由电路(46)，被耦合在并行存储器访问端口与块数据端口之间，用来在所选择的存储体(26)中所选择的地址与各个组的块数据端口之间并行路由对于每个块的多个数据值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司，未经皇家飞利浦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780035874.9/，转载请声明来源钻瓜专利网。
