[发明专利]二进制算术视频编码的高性能再归一化有效
| 申请号： | 200780048998.0 | 申请日： | 2007-12-17 |
| 公开（公告）号： | CN101573979A | 公开（公告）日： | 2009-11-04 |
| 发明（设计）人： | K·维蒂亚纳坦 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H04N7/24 | 分类号： | H04N7/24;H03M7/30 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 朱海煜;徐予红 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述为视频编码进行高性能再归一化的各种实施例。在一个或多个实施例中，再归一化可包括检测输入符号流的范围值中的前导‘0’的个数、输入符号流的偏移值中的一连串‘1’和在偏移值中的这一连串‘1’之后的一连串‘0’。可以基于迭代窗为多次再归一化迭代输出位流。迭代窗可以包括在偏移值中的这一连串‘1’之后的位范围，并且再归一化迭代的次数可以基于范围值中的前导‘0’的个数。在一些实施例中，可以将在一连串‘1’之后有一个或多个‘0’的模式识别为特定模式。还描述其它实施例并主张其它实施例的权利。 | ||
| 搜索关键词： | 二进制 算术 视频 编码 性能 归一化 | ||
【主权项】：
1、一种装置，包括：多个检测模块，用于检测输入符号流的范围值中的前导‘0’的个数、所述输入符号流的偏移值中的一连串‘1’和所述偏移值中的所述一连串‘1’之后的一连串‘0’；以及位流生成模块，用于基于迭代窗为多次再归一化迭代输出位流，所述迭代窗包含所述偏移值中的所述一连串‘1’之后的位范围，所述再归一化迭代的次数基于所述范围值中所述前导‘0’的个数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780048998.0/，转载请声明来源钻瓜专利网。
