[发明专利]垂直结构的半导体芯片的电极无效
| 申请号： | 200810000895.3 | 申请日： | 2008-01-28 |
| 公开（公告）号： | CN101222011A | 公开（公告）日： | 2008-07-16 |
| 发明（设计）人： | 彭晖 | 申请（专利权）人： | 金芃;彭晖 |
| 主分类号： | H01L33/00 | 分类号： | H01L33/00 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100871北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示一种高发光效率的垂直结构的半导体芯片。高发光效率的垂直结构的半导体芯片的一个具体实施实例的结构如下：(1)一外延层；外延层包括：N+/N++类型限制层，活化层，P类型限制层。(2)一导电支持衬底。(3)一反射/欧姆/键合层；导电反射/欧姆/键合层层叠在外延层和导电支持衬底之间。(4)图形化的电极；图形化电极形成在N+/N++类型限制层上。本发明的垂直结构半导体芯片的工作电压较低，发光效率进一步提高。 | ||
| 搜索关键词： | 垂直 结构 半导体 芯片 电极 | ||
【主权项】：
1.一种垂直结构半导体芯片，其特征在于，垂直结构半导体芯片包括：*导电支持衬底；*导电反射/欧姆/键合层；*半导体外延层；所述的半导体外延层包括：P类型限制层，活化层，N+/N++类型限制层；其中，所述的导电反射/欧姆/键合层，P类型限制层，活化层，N+/N++类型限制层依次层叠在导电支持衬底上；*一个图形化的电极；其中，所述的图形化的电极层叠在所述的N+/N++类型限制层上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于金芃;彭晖，未经金芃;彭晖许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810000895.3/，转载请声明来源钻瓜专利网。
- 上一篇：抗碳沉积阳极膜材及其制备方法
- 下一篇：一种甲醇柴油及其配制方法
