[发明专利]耐高压的输入缓冲器

摘要

本发明涉及一种输入缓冲器保护电路，其包括一NMOS晶体管，具有源极、漏极与闸极，其分别耦合至输入缓冲器的输入端、衬垫与芯片外围正供电电压(VDDP)，以及PMOS晶体管，分别耦合到衬垫、输入缓冲器的输入端与偏压电路的第一端的源极、漏极与闸极。其中偏压电路具有耦合到衬垫的第二端，且在第一端产生低于衬垫输入信号电压(VPAD)的电压，使得当衬垫的输入信号电压低于或等于芯片外围正供电电压时，开启PMOS晶体管，或者产生实质等于衬垫输入信号电压的电压，使得当衬垫的输入信号电压高于芯片外围正供电电压时，关闭PMOS晶体管。

主权项

1. 一种输入缓冲器保护电路，包括:一第一NMOS晶体管，具有一源极、漏极与闸极，分别耦合到所述输入缓冲器的一输入端、一衬垫与一芯片外围正供电电压；以及一第一PMOS晶体管，具有一源极、漏极与闸极，分别耦合到所述衬垫、所述输入缓冲器的所述输入端与一偏压电路的一第一端，其中所述偏压电路具有耦合到所述衬垫的一第二端，并且在所述第一端产生低于所述衬垫的输入信号电压的一电压，使得当所述衬垫的输入信号电压低于或等于该芯片外围正供电电压时，开启所述PMOS晶体管，或者产生实质等于所述衬垫的输入信号电的一电压，使得当所述衬垫的输入信号电压高于所述芯片外围正供电电压时，关闭所述PMOS晶体管。