[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 200810004928.1 申请日: 2008-01-29
公开(公告)号: CN101252133A 公开(公告)日: 2008-08-27
发明(设计)人: 山田哲也 申请(专利权)人: 富士通株式会社
主分类号: H01L27/115 分类号: H01L27/115;H01L23/522;H01L21/8247;H01L21/768
代理公司: 隆天国际知识产权代理有限公司 代理人: 张龙哺;冯志云
地址: 日本神奈*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件及其制造方法。该制造方法包括以下步骤:形成设置有浮栅、中间绝缘膜、及控制栅的闪存单元;形成第一杂质扩散区和第二杂质扩散区;将硅衬底和浮栅的表面热氧化;经由光致抗蚀剂图案的窗口蚀刻部分区域中的隧道绝缘膜;在部分区域中的第一杂质扩散区上形成金属硅化物层;形成覆盖闪存单元的层间绝缘膜;以及在层间绝缘膜的第一孔中形成连接到金属硅化物层的导电插塞。本发明能够防止器件隔离绝缘膜在蚀刻热绝缘膜时被蚀刻。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种半导体器件,包括:半导体衬底;第一杂质扩散区和第二杂质扩散区,彼此间隔地形成于所述半导体衬底的表面层中;热氧化膜,至少形成于所述第一杂质扩散区和所述第二杂质扩散区上以及位于所述第一杂质扩散区和第二杂质扩散区之间的所述半导体衬底上;闪存单元,是通过在所述热氧化膜上依次叠置由第一导电膜形成的浮栅、中间绝缘膜、由第二导电膜形成的控制栅而形成,并且所述闪存单元将所述第一杂质扩散区和所述第二杂质扩散区用作源/漏区;层间绝缘膜,覆盖所述闪存单元,并且设置有位于所述第一杂质扩散区之上的第一孔;以及第一导电插塞,形成于所述第一孔中,其中,从所述第一杂质扩散区的部分区域除去所述热氧化膜;在所述第一杂质扩散区的所述部分区域上形成有金属硅化物膜,并且所述金属硅化物层与所述导电插塞连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810004928.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top