[发明专利]一种时序电路中降低扫描功耗的方法

摘要

一种在时序电路中降低扫描测试功耗的方法，属于时序电路的扫描测试领域。该方法包括以下步骤：步骤1：对影响功耗的函数进行建模；步骤2：调整扫描链将扫描链输出中的扫描触发器按其影响函数值的降序排列，即把影响函数值大的触发器排在扫描链输出中跳变次数少的位置。本发明对扫描单元的跳变和其对电路内部组合逻辑跳变的影响进行了建模，根据这个数学模型重新排列扫描链中的扫描单元，从而大大降低测试功耗。

主权项

1.一种时序电路中降低扫描功耗的方法，其特征在于该方法包括以下步骤：步骤1：对影响时序电路功耗的函数进行建模①假设芯片电路有m个扫描触发器s1，s2，s3，...sm，每个触发器的输出线分别用y1，y2，y3，...ym表示，与yi连接的组合逻辑椎用Cyi表示，1≤i≤m，施加到每个扫描触发器的测试向量逻辑值是相互独立的，电路线wj的跳变概率Pt(wj)表示为：Pt(wj)＝2Ps(wj)(1-Ps(wj))(1)式中：Ps(wj)是电路线wj的信号线概率；②单位时间内在电路线wj上的跳变数量即跳变密度为D(wj)：$D\left(w_j\right)=\underset{T\to \infty }{\lim }\frac{{\mathrm{Nw}}_j\left(T\right)}{T}$ 式中：Nwj(T)为在时间长度T内组合逻辑椎Cyi中一条电路线wj的跳变数量；③假设Fi是Cyi中一条电路线wj的布尔代数，则Fi对于yi的布尔微分定义如下：$\frac{{\mathrm{dF}}_i}{{\mathrm{dy}}_i}=F\left(y_i\right)\oplus F\left(\overline{y_i}\right)=F_i{{|}_{y_i=1}\oplus F_i|}_{y_i}=0---\left(3\right)$ 式中：为异或操作；④假设装载到扫描触发器s1，s2，s3，...sm的测试向量的逻辑值是相互独立的，电路线wj的跳变密度表示为：$D\left(w_j\right)=P\left(\frac{{\mathrm{dF}}_i}{{\mathrm{dy}}_i}\right)P_t\left(y_i\right)---\left(4\right)$ 式中：为yi的跳变对于输出Fi的敏感概率；Pt(yi)为一个扫描周期内电路线yi跳变密度；⑤在内部组合逻辑椎Cyi中所有电路线的跳变密度总和如下：${\mathrm{Dy}}_i=\underset{{\forall w}_j{\in \mathrm{Cy}}_i}{\Sigma }D\left(w_j\right)---\left(5\right)$ ⑥对于内部组合逻辑椎Cyi的影响函数Fyi可以表示为：${\mathrm{Fy}}_i=\underset{{\forall w}_j{\in \mathrm{Cy}}_i}{\Sigma }{\mathrm{Fw}}_j{\mathrm{Dy}}_i\left(w_j\right)----\left(6\right)$ 式中：Fwj为电路线wj扇出；步骤2：调整扫描链将扫描链输出中的扫描触发器按其影响函数值的降序排列，即把影响函数值大的触发器排在扫描链输出中跳变次数少的位置。