[发明专利]集成静电放电器件

摘要

一种集成静电放电器件，包括具有第一导电类型的半导体衬底，以及形成于所述衬底内的具有第二导电类型的阱区。所述阱区具有第一厚度。所述器件包括MOS晶体管，第一双极晶体管，以及第二双极晶体管。所述MOS晶体管包括所述阱区内具有第二厚度的第一轻掺杂漏极区、以及所述第一轻掺杂漏极区内的漏极区和发射极区。所述发射极区具有第二导电类型。第一双极晶体管与发射极区、第一轻掺杂漏极区以及阱区相关联，且第一双极晶体管具有第一触发电压。第二双极晶体管与第一轻掺杂漏极区、阱区及衬底相关联，且第二双极晶体管具有第二触发电压。

主权项

1.一种半导体器件，所述器件包括：半导体衬底，包括表面区域，所述半导体衬底具有第一导电类型；阱区，位于所述半导体衬底内，所述阱区具有第二导电类型，所述阱区还具有第一厚度；第一轻掺杂漏极区，位于所述阱区内，所述第一轻掺杂漏极区具有第一导电类型，所述第一轻掺杂漏极区具有第二厚度；发射极区，位于所述第一轻掺杂漏极区内，所述发射极区具有第二导电类型；漏极区，位于所述第一轻掺杂漏极区内，所述漏极区具有第一导电类型；第二轻掺杂漏极区，具有第一导电类型且位于所述阱区内，所述第二轻掺杂漏极区与所述第一轻掺杂漏极区之间由沟道区分开；源极区，位于第所述二轻掺杂漏极区内，所述源极区具有第一导电类型；栅电介质层，覆盖于所述表面区上；栅极层，覆盖于所述栅电介质层上；以及输出端子，耦合至所述漏极区和发射极区上；其中，所述第一轻掺杂漏极区、阱区以及衬底与第一双极晶体管相关联，所述第一双极晶体管具有第一触发电压；其中，所述发射极区、第一轻掺杂漏极区以及阱区与第二双极晶体管相关联，所述第二双极晶体管具有第二触发电压。