[发明专利]适于VLSI实现的AVS视频解码器变长解码的简化码表及实施方法

摘要

本发明公开了一种适于VLSI实现的AVS视频解码器变长解码的简化码表及实施方法。简化码表是由标准附录A的十九个变长码表推导出的大小为19×29×2＝1102个字节的以level、run为元素的一维数组。上述码表的解码方法包括如下两步：1.根据索引地址访问一维数组码表求出残差矩阵的非零量化系数level及其游程run。2.判断trans_coeff的奇偶性，决定level的正负号。trans_coeff小于结束符时，若trans_coeff为奇数，则level取负值。trans_coeff大于结束符时，若trans_coeff是偶数，则level取负值。十九个元素对应着十九个表，这样就能够由统一的逻辑来处理不同的块类，达到简化逻辑的目的，最大限度地消除冗余存储和冗余运算。

主权项

1.一种适合于VLSI实现的AVS视频解码器变长解码的简化码表，其特征在于，该码表为19×29×2＝1102个字节的一维数组VLD_table[1102]。