[发明专利]全自对准高压N型DMOS器件及制作方法有效
申请号: | 200810044057.6 | 申请日: | 2008-12-04 |
公开(公告)号: | CN101752251A | 公开(公告)日: | 2010-06-23 |
发明(设计)人: | 钱文生 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/423;H01L29/10 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 丁纪铁 |
地址: | 201206 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种制作全自对准高压N型DMOS器件(扩散金属氧化硅半导体场效应晶体管)的方法,在整个N型DMOS区域进行大能量的磷注入,并进行高温推进,形成N型漂移区;P型沟道是在多晶硅栅刻蚀后从源端进行大角度硼注入并补偿N型漂移区形成的;多晶硅栅覆盖全部N型漂移区;采用非均匀的栅氧化层,P型沟道区域采用常规的薄栅氧化层,但在漏极附近的N型漂移区上制作厚栅氧化层。本发明公开了一种全自对准高压N型DMOS器件。本发明能够实现N型DMOS器件尺寸的最小化,获得最小的导通电阻。 | ||
搜索关键词: | 对准 高压 dmos 器件 制作方法 | ||
【主权项】:
一种制作全自对准高压N型DMOS器件的方法,其特征在于,包括如下步骤:步骤一、在P型衬底上对整个N型DMOS器件区域进行磷离子注入,并进行高温退火,最终在所述P型衬底上形成N型漂移区;步骤二、在所述N型漂移区上生长出第一栅氧化层,通过光刻在第一栅氧化层上定义出第二栅氧化层区域,并将该区域内的第一栅氧化层刻蚀掉,在定义出的第二栅氧化层区域内生长第二栅氧化层,第一栅氧化层的厚度大于第二栅氧化层的厚度,形成非均匀的栅氧化层;步骤三、淀积多晶硅栅层,并光刻及刻蚀形成N型DMOS器件栅极;步骤四、在所述N形漂移区内形成P型沟道区;步骤五、淀积一层氮化硅,对所述氮化硅层进行光刻及刻蚀,形成氮化硅侧墙;步骤六、利用多晶硅栅作为硬光刻板,进行N型DMOS器件的源漏硼离子自对准注入,形成源区和漏区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200810044057.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造