[发明专利]基于SoC的单片船载航行数据记录方法及装置无效
| 申请号： | 200810047201.1 | 申请日： | 2008-03-31 |
| 公开（公告）号： | CN101315707A | 公开（公告）日： | 2008-12-03 |
| 发明（设计）人： | 喻方平;金华标;马吉林;李立 | 申请（专利权）人： | 武汉理工大学 |
| 主分类号： | G07C5/08 | 分类号： | G07C5/08 |
| 代理公司： | 武汉开元专利代理有限责任公司 | 代理人： | 潘杰 |
| 地址： | 430070湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于SoC的单片船载航行数据记录方法及装置，其方法是：整个系统构建于一片可编程芯片之上，系统采用模块化设计，系统的CPU模块，音频图象采集接口模块，数字信号运算处理模块和存储器控制模块均采用IP核的方式，用Verilog硬件描述语言实现，然后在引入测试矢量的基础上，通过仿真测试工具进行功能和时序上的仿真，最后集成在一起形成了一个完整的单片船载航行数据采集记录的装置。其装置是在一块可编程的芯片上包括32位嵌入式微处理器CPU模块，外围接口模块、含接口控制器的图象音频数据压缩处理模块。由于本发明采用了以上技术方案，提高了系统的实时性、可靠性和可重用性，降低了系统体积和成本。 | ||
| 搜索关键词： | 基于 soc 单片 航行 数据 记录 方法 装置 | ||
【主权项】：
1、一种基于SoC的单片船载航行数据记录方法，其方法是：整个系统构建于一片可编程芯片之上，系统采用模块化设计，系统的CPU模块，音频图象采集接口模块，数字信号运算处理模块和存储器控制模块均采用IP核的方式，用Verilog硬件描述语言实现，然后在引入测试矢量的基础上，通过仿真测试工具进行功能和时序上的仿真，最后集成在一起形成了一个完整的单片船载航行数据采集记录的装置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉理工大学，未经武汉理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810047201.1/，转载请声明来源钻瓜专利网。
