[发明专利]用于并行BCH编码的电路、编码器及方法

摘要

本发明公开了一种用于BCH并行编码的方法，包括如下步骤：将当前周期的输入序列{x₁…，x_i，…，x_M}按顺序分别与常数向量S，TS，…，TⁱS，…，T^M－1S对应相乘，并将相乘结果求和作为第一输出；将寄存器组上一周期的输出与常数矩阵T^M相乘结果作为第二输出；第一输出和第二输出求和输出至寄存器组，作为寄存器组当前周期的输出；上述步骤经过特定数量次运算，得到最终编码输出。本发明提供的用于并行BCH编码的方法采用了迭代算法，相对于串行编码有更快的运算速度；与基于查找表的并行算法相比，取消了查找表，大幅度减少了资源消耗；且有效控制了电路的扇出。本发明还公开了一种用于BCH并行编码的电路和编码器。

主权项

1.一种用于BCH并行编码的电路，包括M个输入支路，所述每一输入支路包括一常数向量乘法器，输入序列{x1，…，x1，…，xM}按顺序分别输入至所述系数为S，TS，…，TiS，…，TM-1S的常数向量乘法器对应相乘后，将相乘结果通过矩阵加法器求和得到最终编码输出；其中，M为并行度，i为不大于M的自然数，T为一个R×R的方阵，S是一个R×1的固定向量[1 0…0 1]t，R为BCH编码后冗余位的长度，t为转置符号。