[发明专利]高速16位A/D转换器模块电路无效
| 申请号： | 200810069533.X | 申请日： | 2008-04-02 |
| 公开（公告）号： | CN101252358A | 公开（公告）日： | 2008-08-27 |
| 发明（设计）人： | 崔庆林;王定军;张茂成;俞宙;蒋和全 | 申请（专利权）人： | 中国电子科技集团公司第二十四研究所 |
| 主分类号： | H03M1/12 | 分类号： | H03M1/12 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 400060重*** | 国省代码： | 重庆;85 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种高速16位A/D转换器模块电路，它包括模拟输入单元、时钟控制单元、由四个14位A/D转换器组成的A/D转换单元、数字校准单元。本发明采用了多片并行采样的技术原理，四个单片高速14位A/D转换器对同一模拟信号进行采集，时钟控制单元电路控制和驱动整个系统时钟，数字校准单元对四个单片高速14位A/D转换器的转换结果进行数字误差与校正处理，以高速低位的A/D转换器实现了同时满足速度和精度的高速高位A/D转换器。它适用于雷达、通讯等数据采集系统领域。 | ||
| 搜索关键词： | 高速 16 转换器 模块 电路 | ||
【主权项】：
1. 一种高速16位A/D转换器模块电路，其特征在于它包括：一个模拟输入单元，其输入端与外部模拟输入信号Vin相连，它实现对外部模拟输入信号的幅度变换；一个时钟控制单元，其输入端与外部时钟Clockin相连，它实现对时钟信号的分配和驱动；一个由四个14位A/D转换器U1、U2、U3、U4组成的A/D转换单元，其模拟输入端Ain1、Ain2、Ain3、Ain4与模拟输入单元的输出端相连，其时钟输入端Clock1、Clock2、Clock3、Clock4与时钟控制单元的输出端相连，它实现对模拟输入信号的4次采样和转换，输出四路14位的数字信号；一个数字校准单元，其四个数字输入端A、B、C、D分别与四个14位A/D转换器U1～U4的数字输出端相连，其时钟输入端Clock5与四个14位A/D转换器U1～U4的时钟输入端Clock1～Clock4分别相连，它对四个14位A/D转换器U1～U4进行数字误差与校准处理，输出16位的数字输出信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第二十四研究所，未经中国电子科技集团公司第二十四研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810069533.X/，转载请声明来源钻瓜专利网。
