[发明专利]一种形成半导体器件图案的方法无效
| 申请号： | 200810087565.2 | 申请日： | 2008-04-11 |
| 公开（公告）号： | CN101471230A | 公开（公告）日： | 2009-07-01 |
| 发明（设计）人： | 郑宇荣 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L21/033;H01L21/768;H01L21/8247 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 刘继富;顾晋伟 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种形成半导体器件图案的方法，包括：在半导体衬底上形成第一蚀刻掩模图案；在所述第一蚀刻掩模图案上形成一定厚度的辅助膜，在该厚度下对应于第一蚀刻掩模图案的阶梯能够得以保持；在由相邻第一蚀刻掩模图案之间的辅助膜所限定的间隔中形成第二蚀刻掩模图案；通过除去在第一蚀刻掩模图案上形成的辅助膜来形成第一辅助膜图案，每一个第一辅助膜图案具有向上突出的相对末端；除去第一蚀刻掩模图案和第二蚀刻掩模图案；通过在第一辅助膜图案的末端之间蚀刻，使得所述第一辅助膜图案的相对末端彼此间隔开，从而形成第二辅助膜图案。 | ||
| 搜索关键词： | 一种 形成 半导体器件 图案 方法 | ||
【主权项】：
1. 一种形成半导体器件图案的方法，所述方法包括：在半导体衬底上形成第一蚀刻掩模图案；在所述第一蚀刻掩模图案上形成辅助膜，所述辅助膜的厚度使得对应于所述第一蚀刻掩模图案的阶梯能够得以保持，其中所述辅助膜在所述第一蚀刻掩模图案的侧壁上形成并且限定相邻第一蚀刻掩模图案之间的间隔；在通过所述辅助膜限定的每一个间隔中形成第二蚀刻掩模图案；除去在所述第一蚀刻掩模图案上形成的辅助膜以形成第一辅助膜图案，所述第一辅助膜图案具有垂直突出的相对末端；除去所述第一蚀刻掩模图案和第二蚀刻掩模图案；和在所述第一辅助膜图案的所述末端之间进行蚀刻以形成第二辅助膜图案，其中所述第一辅助膜图案的所述末端彼此隔离。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810087565.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
