[发明专利]基于通用串行总线的PC闪存盘的体系结构有效

专利信息
申请号: 200810087669.3 申请日: 2000-03-20
公开(公告)号: CN101345077A 公开(公告)日: 2009-01-14
发明(设计)人: 阿米尔·班;道夫·莫兰;奥龙·奥格丹 申请(专利权)人: M-系统快闪盘开拓者公司
主分类号: G11C7/10 分类号: G11C7/10;G06F3/06;G06F13/38
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 康建忠
地址: 以色列*** 国省代码: 以色列;IL
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种基于通用串行总线的PC闪存盘的体系结构。本发明提出的以与USB规范可兼容的方式实现的存储设备(46)由一个闪存阵列(58)和一个通用串行总线(USB)控制器(56)构成。这种设备(46)包括一些储存模块(58),这些储存模块可以接受来自一个主机(44)的写入命令和读取命令,都是可擦和非易失的,称为闪存模块(58)。USB/闪存控制器(56)配置成可以提供USB功能和兼容对这种闪存模块(58)执行诸如编程、读取和擦除之类的通常闪存操作。
搜索关键词: 基于 通用 串行 总线 pc 闪存盘 体系结构
【主权项】:
1.一种存储和检索数据的方法,包括:使用闪存系统用于存储和检索数据,该闪存系统具有与其一体形成并且从其突出的电连接器,该电连接器是遵从USB标准配置的,该闪存系统具有被组织成存储单元块的存储单元,各个块的存储单元在数据被重写入其中之前是同时可擦的,对于闪存系统中的存储单元使用定义的逻辑地址空间,通过电连接器接收逻辑信号,该逻辑信号至少包含按照应用分组形式的数据写入分组和数据读取分组,该应用分组是遵从USB标准的,从所接收的逻辑信号中提取读取分组和写入分组,响应于从所接收的逻辑信号中提取数据写入分组,从所提取的数据写入分组中获得写入命令、闪存系统逻辑地址空间内的写入逻辑地址、待写入数据的长度和待写入数据,并且其后将写入逻辑地址转换成一个或多个存储单元块内的写入物理地址,并将待写入数据写入具有该写入物理地址的那些存储单元中,以及响应于从所接收的逻辑信号中提取数据读取分组,从所提取的数据读取分组中获得读取命令、闪存系统逻辑地址空间内的读取逻辑地址以及待读取数据的长度,并且其后将读取逻辑地址转换成一个或多个存储单元块内的读取物理地址,从具有该读取物理地址的那些存储单元中读取数据并通过电连接器将所读取的数据作为遵从USB应用标准的另一分组来发送。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于M-系统快闪盘开拓者公司,未经M-系统快闪盘开拓者公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810087669.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top