[发明专利]绝缘栅半导体器件及其制造方法

摘要

在根据本发明的沟槽型绝缘栅半导体器件中，该器件包括具有沟槽栅结构并且均匀分布在器件整个有源区的格子单元，在夹在n⁺型发射区(107)和p型基区(105)之间并平行于硅衬底100的主表面的部分中，夹在n⁺型发射区(107)和n型漂移层100之间并且经由栅绝缘膜103与沟槽102中形成的栅电极接触的这部分p型基区(105)的杂质浓度是最低的。根据本发明的沟槽型绝缘栅半导体器件可以将栅阈值电压的变化减到最小。

主权项

1.一种绝缘栅半导体器件，包括：具有第一电导类型的第一半导体层；具有第二电导类型的第二半导体层，所述第二半导体层位于所述第一半导体层的第一主表面上；在所述第二半导体层的表面部分中的沟槽，所述沟槽相互平行延伸并形成平面带状图案；具有第一电导类型的第三半导体区，所述第三半导体区位于相邻沟槽对之间的第二半导体层的表面部分中，所述第三半导体区沿所述沟槽的纵向选择性地布置，且相邻的第三半导体区之间存在一定间距，在垂直于所述沟槽的纵向的方向上，在所述沟槽之间的第二半导体层的每隔一个表面部分中布置所述第三半导体区；具有第二电导类型的第四半导体区，所述第四半导体区选择性安排在所述第三半导体区的表面部分中；位于所述沟槽中的栅电极，且栅绝缘膜穿插在所述栅电极和所述沟槽的侧壁之间；与所述第三半导体区和所述第四半导体区共同电接触的发射电极；以及与所述第一半导体层的第二主表面接触的集电极；其中，在经由所述栅绝缘膜与所述栅电极接触的所述第三半导体区的部分中，夹在所述第四半导体区底面和所述第三半导体区底面之间并与所述第一半导体层第一主表面平行的所述第三半导体区部分的杂质浓度是最低的。