[发明专利]一种绝缘体上硅电路ESD全局保护结构

摘要

本发明涉及半导体技术领域，公开了一种SOI电路ESD全局保护结构，包括：一种初级ESD保护结构和一种次级ESD保护结构保护输入端；一种智能电阻ESD保护结构和一种RC电路控制的输出泻流管结构加一种输出ESD保护结构保护输出端/双向端；一种RC电路控制的环线泻流管保护结构与串联的智能电阻结构放置在电源线环线与地线环线之间，与并联的二极管结构一起用于保护电源端与地端，并协助输入端、输出端/双向端泻放ESD电流。利用本发明，解决了SOI芯片输出端/双向端泻放ESD电流能力差的问题和单个环线泻流管泻放ESD电流能力有限的问题，使SOI集成电路ESD防护能力获得了全面的提升。

主权项

1、一种绝缘体上硅SOI电路ESD全局保护结构，其特征在于，该结构包括：一组位于输入端的初级ESD保护结构(102/102′)；一组位于输入端的次级ESD保护结构(104/104′)；一位于输入端初级ESD保护结构(102/102′)与次级ESD保护结构(104/104′)之间的电阻保护结构(103)；一组位于输出端/双向端的输出ESD保护结构(107/107′)；一位于输出端或双向端输出金属氧化物半导体MOS管(203/203′)的漏电极与输出ESD保护结构(107/107′)之间的智能电阻保护结构(106)；一组位于输出端/双向端输出MOS管(203/203′)的漏电极与智能电阻保护结构(106)之间的RC结构控制的输出泻流管结构(105/105′)；一个或多个位于电源环线VDD与地线环线GND之间的二极管保护结构(109)；多个位于电源环线VDD与地线环线GND之间的环线泻流管保护结构(111)；以及在电源环线VDD与环线泻流管保护结构(111)之间的智能电阻结构(110)。