[发明专利]一种RISC处理器及其浮点栈指令翻译装置及方法有效
| 申请号： | 200810112231.6 | 申请日： | 2008-05-22 |
| 公开（公告）号： | CN101286122A | 公开（公告）日： | 2008-10-15 |
| 发明（设计）人： | 陈龙;武成岗;崔慧敏 | 申请（专利权）人： | 中国科学院计算技术研究所 |
| 主分类号： | G06F9/45 | 分类号： | G06F9/45;G06F9/30 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 | 代理人： | 梁挥;祁建国 |
| 地址： | 100080北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了RISC处理器及其浮点栈指令翻译装置及方法，其选择目标体系结构的多个浮点寄存器作为目标寄存器，并以一整型数据变量和浮点数组变量，作为模拟TOP寄存器和模拟数据寄存器，模拟源体系结构的TOP寄存器操作和数据寄存器；在翻译浮点栈指令中，根据不同的浮点栈指令，选择未被分配的目标寄存器，将所述浮点栈指令的模拟数据寄存器映射到相应的所述未被分配的目标寄存器，对所述相应的目标寄存器进行翻译操作，并根据目标寄存器的变化更新模拟TOP寄存器以及模拟数据寄存器；其能够节省因固定映射寄存器而生产的数据交换和数据传输指令翻译时的开销，提高二进制翻译系统的效率。 | ||
| 搜索关键词： | 一种 risc 处理器 及其 浮点 指令 翻译 装置 方法 | ||
【主权项】：
1.一种RISC处理器，包括浮点寄存器和内存，其特征在于，还包括浮点栈指令翻译装置，用于利用所述浮点寄存器、内存中的一整型数据变量和一浮点数组变量来模拟浮点栈指令的寄存器操作，将复杂指令集体系结构的源体系结构的浮点栈指令翻译到所述RISC处理器中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院计算技术研究所，未经中国科学院计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810112231.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于AP架构的双模智能移动终端开机选网的方法
- 下一篇：燃气灶逸热回收器
