[发明专利]一种行列式分组交织器的并行实现方法

摘要

本发明是一种行列式分组交织器的并行实现方法，涉及通信技术领域。令行列式分组交织器交织深度为d，交织宽度为n，选取n的任意因数作为并行度p，n＝w×p，w为正整数。先用顺序交换器对输入的p比特数据进行顺序交换，接着进行右移循环移位，然后根据写地址产生器产生的p个写地址，将经顺序交换和右移循环移位得到的p比特数据分别写入p个双口RAM(随机存取存储器)中，写完一帧数据后，根据读地址产生器产生的读地址从p个双口RAM中并行读出p比特数据，并对读出的p比特数据进行左移循环移位以得到交织后的数据。本发明可灵活选取并行度p实现并行的行列式分组交织器，从而将数据处理速率提高p倍以满足高速数据传输的应用。

主权项

1.一种行列式分组交织器的并行实现方法，其特征在于，选取n的任意因数作为并行度p，n＝w×p，其中，行列式分组交织器的交织深度为d，交织宽度为n，一帧比特数据的个数为d×n，w为正整数，具体步骤包括：(1)用顺序交换器对输入的p比特数据进行顺序交换，顺序交换器是根据交换顺序对p比特数据进行比特顺序交换的一个数据通道，每个p比特数据的交换顺序都相同，给定d，n，p值，交换顺序也就确定，其计算方法为：取i为0到p-1上的整数，首先计算出索引Indx值，其中Indx与i之间的关系如下：Indx＝mod(i，n)×d+floor(i/n)其中mod(i，n)表示i整除n得到的余数，floor(i/n)表示i整除n得到的商，然后，根据计算出的Indx值，计算出Shuf值，Shuf值为位于0到p-1上的整数，其中Shuf与Indx之间的关系如下：Shuf＝mod(Indx+mod(floor(Indx/1cm(d，p))，gcd(d，p))，p)其中1cm(d，p)表示求d和p的最小公倍数，gcd(d，p)则表示求d和p的最大公约数，floor(Indx/1cm(d，p))表示Indx整除1cm(d，p)得到的商，mod(floor(Indx/1cm(d，p))，gcd(d，p))表示floor(Indx/1cm(d，p))整除gcd(d，p)得到的余数，mod(Indx+mod(floor(Indx/1cm(d，p))，gcd(d，p))，p)则表示Indx与mod(floor(Indx/1cm(d，p))，gcd(d，p))的和值整除p得到的余数，取i值依次为从0到p-1的整数，依次计算可得p个Shuf值，从0到p-1的p个整数和计算出的p个Shuf值之间的对应关系即为交换顺序；(2)将经步骤(1)交换顺序后得到的的数据输入右移循环移位器进行右移循环移位，右移循环移位器对交换顺序后的每个p比特数据按照数据高位在左，低位在右进行向右循环移位，移位的次数SR的计算方法如下：SR＝floor(k/w)其中k表示p比特数据在一帧p比特并行数据中的序号，取值为从0到d×w-1上的整数，floor(k/w)表示求k整除w得到的商；(3)根据写地址产生器产生的p个写地址，将经步骤(2)右移循环移位得到的p比特数据的各比特分别写入p个双口RAM中，写地址产生器用于产生每个p比特数据往p个双口RAM写入时分别对应的p个写地址，其产生方法为：对于第1个p比特数据，其序号k为0，从只读存储器(ROM)的0地址存储单元中读出的内容即为第1个p比特数据的p个写地址，其后续的(w-1)个p比特数据的写地址的产生方法是后一个p比特数据的p个写地址由前一个p比特数据的p个写地址累加1得到，对于第(w+1)个p比特数据，其序号k为w，从ROM的1地址存储单元中读出的内容即为第(w+1)个p比特数据的p个写地址，其后续的(w-1)个p比特数据的写地址的产生方法是后一个p比特数据的p个写地址由前一个p比特数据的p个写地址累加1得到，依此类推，(d×w)个p比特数据所对应的写地址按照此方法产生得到；ROM中存储的内容的产生方法为：对于第1个p比特数据，其序号k为0，取i为从0到p-1的整数，首先，计算出p个Indx值，然后，根据Indx值计算出p个初始写地址Addr_WR，其中Addr_WR与Indx之间的关系如下：Addr_WR＝mod(floor(Indx/p)，d)×w+floor(Indx/(d×p))其中floor(Indx/p)表示Indx整除p得到的商，mod(floor(Indx/p)，d)表示求floor(Indx/p)整除d得到的余数，floor(Indx/(d×p))则表示Indx整除d×p得到的商，根据p比特数据的交换顺序，先对p个初始写地址进行顺序交换，再根据第1个p比特数据的右移循环移位的操作对顺序交换后的p个初始写地址进行相同的右移循环移位操作，得到的p个写地址按顺序高位在左，低位在右进行二进制比特数据链接存入ROM的0地址指示的存储单元中，对于第(w+1)个p比特数据(序号k为w)，取i为从(w×p)到(w+1)×p-1的整数，先计算出p个Indx值，然后，根据Indx值计算出p个初始写地址Addr_WR，根据p比特数据的交换顺序，先对p个初始写地址进行顺序交换，再根据第w个p比特数据的右移循环移位的操作对顺序交换后的p个初始写地址进行相同的右移循环移位操作，得到的p个写地址二进制比特数据链接存入ROM的1地址指示的存储单元中，依此类推，ROM中d个存储单元的内容按此方法产生得到，ROM的容量为d×(p×m₁)比特，其中，其中表示向上取整运算，即需要m₁个比特来表示(d-1)×w值；(4)在步骤(3)完成将一帧数据全部写入p个双口RAM后，根据读地址产生器产生的读地址，从p个双口RAM中并行读出p比特数据，p个双口RAM的读地址均相同，其产生由Cnt_R和Cnt_C两部分相加构成，Cnt_R是一个模为d×w的加w计数器，当Cnt_R计算值由(d-1)×w跳转为0时，Cnt_C则进行模为w的加1计数，两计数器的初值都为0；(5)左移循环移位器对由步骤(4)读出的每个p比特数据按照数据高位在左，低位在右进行向左循环移位，左移循环移位后得到的p比特数据即为行列式分组交织器的输出，向左循环移位的次数SL的计算方法如下：SL＝mod(floor(j/(d/gcd(d，p)))，gcd(d，p))其中j表示从p个双口RAM中读出的p比特数据的序号，取值为从0到d×w-1上的整数，gcd(d，p)则表示求d和p的最大公约数，floor(j/(d/gcd(d，p)))表示j整除(d/gcd(d，p))得到的商，mod(floor(j/(d/gcd(d，p)))，gcd(d，p))表示floor(j/(d/gcd(d，p)))整除gcd(d，p)得到的余数。