[发明专利]半导体晶圆及半导体装置的制造方法有效
| 申请号： | 200810129612.5 | 申请日： | 2008-07-31 |
| 公开（公告）号： | CN101359646A | 公开（公告）日： | 2009-02-04 |
| 发明（设计）人： | 富田和朗 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H01L23/522 | 分类号： | H01L23/522;H01L21/768 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 何欣亭;刘宗杰 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供可防止晶圆边缘部的膜剥落或图案断续的半导体晶圆及半导体装置的制造方法。在硅衬底(101)上，在用沟槽分离膜(500)分离的活性区上形成栅结构(400)，进而将接触层间膜(103)、低k通路层间膜即V层和低k布线层间膜即M层交替成膜而形成多层布线结构。在从第一层间膜(113)至第五层间膜(153)的精细层中除去M层的晶圆边缘部，但不除去V层的晶圆边缘部。另外，接触层间膜(103)的晶圆边缘部没有被除去。 | ||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
【主权项】：
1.一种半导体晶圆，其中，设有：半导体衬底；在所述半导体衬底上形成的多个栅结构；覆盖所述半导体衬底和所述栅结构而配置的第一层间膜；以及在所述第一层间膜上配置的由多个第一层和多个第二层交替层叠而成的多层布线结构，所述多个第一层各自包含具有3.0以下的介电常数的第二层间膜和通路，所述多个第二层各自包含具有3.0以下的介电常数的第三层间膜和布线，所述多个第二层包含在所述半导体衬底的晶圆边缘部中被除去预定宽度的所述第三层间膜，所述第一层间膜和所述第二层间膜在所述半导体衬底的晶圆边缘部没有被除去。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810129612.5/，转载请声明来源钻瓜专利网。
