[发明专利]解码LDPC编码信号的解码器

摘要

本发明涉及分布式处理LDPC解码器。本发明所提出的方法包括LDPC解码架构，利用分布式处理技术(例如菊花链)来增加数据吞吐量并减少存储器需求。路由拥塞和关键路径等待时间也得到改善。每个菊花链包括多个寄存器和多个局部复用器(例如只有两个输入的MUX)。本发明的方法不包含任何桶形移位器、高扇入复用器或互联网络。因此，关键路径相对很短并且其可以通过管线实现以增加数据吞吐量。若需要，通信设备可包括多个这样的菊花链配置以适用于各种LDPC编码信号的解码(例如，对于必须使用不同的低密度奇偶校验矩阵解码LDPC码的应用和/或通信设备)。

主权项

1、一种解码LDPC编码信号的解码器，其特征在于，所述解码器包括：配置在菊花链架构内的多个寄存器和多个复用器，其中，所述多个寄存器用于存储比特边消息和校验边消息，所述多个复用器插入在所述多个寄存器之间；校验引擎，其采用第一比特边消息更新第一校验边消息，从而生成第二校验边消息；比特引擎，其：采用所述第二校验边消息更新第二比特边消息从而生成第三比特边消息；采用所述第三比特边消息生成软信息，所述软信息对应于编码在所述LDPC编码信号内的信息比特；且其中：所述对应于编码在所述LDPC编码信号内的信息比特的软信息被用于做出对编码在所述LDPC编码信号内的信息比特的最佳估计；所述多个寄存器中的每个寄存器对应于生成LDPC编码信号的LDPC码的奇偶校验矩阵的子矩阵内的非零位置；所述多个寄存器中的每个寄存器用于将其内的校验边消息或比特边消息移位一个位置；比特节点处理过程中，第一选定信号被提供给插入在所述多个寄存器之间的多个复用器以确保校验边消息从所述多个寄存器中的至少一个寄存器提供给比特引擎；以及校验节点处理过程中，第二选定信号被提供给插入在所述多个寄存器之间的多个复用器以确保比特边消息从所述多个寄存器中的至少一个寄存器提供给校验引擎。