[发明专利]非易失性存储器控制装置

摘要

本发明涉及非易失性存储器控制装置。存储器控制器在固定时间段内拒绝写操作的信号没有从写控制器输出时，通过写指令输出单元向多个非易失性存储器中任意选择的非易失性存储器输出追加写指令，并且在不迟于任意非易失性存储器中的追加写操作完成的时刻，通过写指令输出单元至少一次地向另一非易失性存储器输出临时写指令。

主权项

1、一种非易失性存储器控制装置，包括：多个非易失性存储器，各非易失性存储器皆具有被划分为多个存储块的存储单元阵列；以及存储器控制器，用于控制所述各个非易失性存储器中的写操作，其中所述非易失性存储器包括：写操作选择器，用于在临时写操作和追加写操作中选择一种，在所述临时写操作中，在短于标准写时间的写时间内以高速完成写入所述存储单元阵列；在所述追加写操作中，在所述标准写时间内完成将与所述临时写操作中所写的数据相同的数据写入所述存储单元阵列；写时间设置器，用于设置所述写操作选择器的选择结果所指示的写操作所需的写时间；写控制器，用于在临时写操作或追加写操作正在被执行的时段输出拒绝写操作的信号，在临时写操作或追加写操作没有被执行的时段输出允许写操作的信号；以及写状态指示器，用于存储指示存储块所经历的是临时写操作还是追加写操作的信息，并且所述存储器控制器包括写指令输出单元，该写指令输出单元用于仅当从非易失性存储器的写控制器接收到允许写操作的信号时，向该非易失性存储器输出临时写指令或追加写指令，并且所述存储器控制器在所述多个非易失性存储器的写控制器未输出拒绝写操作的信号达固定时间段时，通过所述写指令输出单元向所选择的任意非易失性存储器输出追加写指令，并且在不迟于该任意非易失性存储器中的追加写操作完成的时刻，通过所述写指令输出单元至少一次地向另一非易失性存储器输出临时写指令。